отладка из RAM в кейл Опции

[SpiritDance]

Случилась предышка в работе над проектом. Наконец дошли руки до прикручивания MT-link5 к кейл, со всем разобрался. Пишется флеш, отладчик ходит по шагам, брекпоинты работают - сказка вобщем. Остался только один вопрос как отлаживатся из RAM? Хоть намекните, а?

[zorromen]

Ну с отладкой в рам, это понятно. (После того что здесь написано). Так вот, неочень ясно, это что хоть я и отлаживаю программу с Рам. Тока всеравно придется писать заголовки в ром. А ром ведь не бесконечный цикл перезаписи имет. Так я невижу особой пользы отладки программы в рам, если всеравно портиться ром. И еще имею Ulink и lpc2148 Keil. Вот ворос, я мож непонял чего, но перед тем sкак начать отладку, требуется программу сперва туда записать, Flash->Download, А потом начинать отладкую. Верно? Просто после АВР, когда заливаласьпрошивка вседа при одкладке, это неного приятно удивтло. А чего я спрашиваю, казалось уже ответив. Просто когда я запускаю отладку с параметрами Download to Flash, то он неможет залить прошивку, пишет
/----------------------/
Ulink ARM Error |X|
/----------------------/
Memory Missmatch!
Adress: 0x00000000
Value =0xFF
Expected = 0x18

Это как понимать? А через Flash->Download шьется.

[romashko]

Тока всеравно придется писать заголовки в ром. А ром ведь не бесконечный цикл перезаписи имет. Так я невижу особой пользы отладки программы в рам, если всеравно портиться ром.

ничего там не надо писать! и скатер править тоже не надо!
далее для примера с AT91SAM7****:

в Project/Options for Target/Target заполняем поля:
Read/Only memory areas фишка на IROM1 указываем start: 0x202000 size:0x2000
Read/Write memory areas фишка на IRAM1 указываем start: 0x204000 size:0x2000

в Project/Options for Target/Linker ставим галку use memory layout from Target Dialog
(чтоб со всякими катерами не трахаца)

в стартапе коментим директивы условной компиляции (remap/copy vectors):

Код

; Copy Exception Vectors to Internal RAM
ADR     R8, Vectors        ; Source
LDR     R9, =RAM_BASE      ; Destination
LDMIA   R8!, {R0-R7}       ; Load Vectors
STMIA   R9!, {R0-R7}       ; Store Vectors
; Remap on-chip RAM to address 0
MC_BASE EQU     0xFFFFFF00     ; MC Base Address
MC_RCR  EQU     0x00           ; MC_RCR Offset
LDR     R0, =MC_BASE
MOV     R1, #1
STR     R1, [R0, #MC_RCR]  ; Remap

далее получаем бинарник и пишем его самбой в SRAM по адресу 0x202000
и делаем Go 0x202000

для приличия снести в сатртапе асм-инструкции, переводящие арм в режим юзера
а супервизору разрешить irq,fiq (убрать биты в CPSR I_bit, F_bit)

и плеш для дебуга в срам не нужна!