Временное моделирование, странности в работе Опции

[Alexandr]

Использую ISE 6.3 и ModelSim 5.8
Проблема вот в чем. Написал код на VHDL. Провел функциональное моделирование. Все нормально. Запускаю временное (которое Simulate Post-Place & Route VHDL Model) и в некоторых местах появляются красные полоски вместо сигналов. По их месту и характеру понимаю, что пропадает один импульс. Ввожу дополнительный контакт в порт, подключаю его к этой цепи, чтобы посмотреть когда он пропадает И..... Все нормально работает, все красные линии исчезают и критическая цепь выглядит как надо. Убираю контакт из порта - все как прежде не работает. Что делать? Ваше мнение.

[vetal]

В этом случае должны быть произвольные значения(гонки),но не 'X'.

Alexandr:
Если не сложно попробуйте 2 оставшихся варианта: все по срезу и с точностью до наоборот базовой версии.

[Кнкн]

В этом случае должны быть произвольные значения(гонки),но не 'X'.

Модели триггеров могут проверять нарушения
hold/setup и реагировать на них выдачей 'X'
Это, конечно, зависит от библиотеки.
Алтеровская так делает, а как у Xilinx не знаю.