Как посмотреть MCLK у MSP430F449, проблемы с железом? Опции

[SGP]

Народ помогите советом. Мучаю "MSP430F449IPZ rev G" под IAR321 c помощью MSP-FETP430IF v1.4.
стоит 2 кварца: 32768 и 4 MHz, процессор работает от DCO. Включаю второй кварц на 4 MHz, видно как он начинает генерить.
програмирую Р1.1_DIR Р1.4_DIR Р1.5_DIR на вывод и переключаю на алтернативную функцию
Р1.1_SEL Р1.4_SEL Р1.5_SEL. Смотрю осцилографом и вижу тоько ACLK на 82 выводе(Р1.5).
На ножках Р1.4-83(SMCLK) Р1.1-86(MCLK) висят 1. Порты исправны в режиме вывода всё выводится нормально.
Для меня это первый проект на 430 серии поэтому просьба сильно не пинать и по возможности ткнуть носом где чего я не дочитал.
привожу пример кода

void init_per(void)
{
asm ("BIC.B #0x20, 0x0054 "); // XT2OFF=0

// init_P1
asm ("BIS.B #0x02, 0x0022"); // P1.1_DIR
asm ("BIS.B #0x10, 0x0022"); // P1.4
asm ("BIS.B #0x20, 0x0022"); // P1.5

asm ("BIS.B #0x02, 0x0026"); // P1.1_SEL
asm ("BIS.B #0x10, 0x0026"); // P1.4
asm ("BIS.B #0x20, 0x0026"); // P1.5
}
"Заранее спасибо за ответы.

[SGP]

Отправил сообщение в пятницу - по видимому прокси сожрал повторюсь сегодня. У меня создалось впечатление что это глюк железа:
Посмотрел silicon errata на сайте у TI там последнее обновление от 2004.07 и моей ревизии нет.
Скачал файл с примерами slac019e.zip, откомпилировал файл fet440_fll_02.c - не работает!!!
На всякий случай приведу сведения о своём кристалле MSP430F449IPZ 42DFROT revG.
В присоединённом файле приведено как я это всё делаю, покритикуйте

Прикрепленные файлы

 primer.txt ( 2.55 килобайт ) Кол-во скачиваний: 111