Учусь работать с памятью. (VHDL), вопрос новичка Опции

[asya]

В общем пытаюсь записать че-нить в память и прочитать. Для этого по двунаправленной шине данных надо гонять эти данны в две стороны. и соответственно когда не надо источник данных отключать. Как?
написал вот такое:

Код

entity memory_t is
   Port ( switch : in std_logic_vector(7 downto 0);
     button4 : in std_logic;
     data : inout std_logic_vector(15 downto 0);
    address : out std_logic_vector(17 downto 0);
    led,char : out std_logic_vector(7 downto 0);
    ce,ub,lb,we,oe : inout std_logic
 
 );
end memory_t;

architecture Behavioral of memory_t is

begin
    ce<='0';
    ub<='1'; lb<='1';

    led<=(ce,ub,lb,we,oe,button4,'0','0');

    address(17 downto 8)<="0000000000";
    address(7 downto 0)<=switch;
    char<=data(7 downto 0);

    process(button4)
    begin
    if button4='1' then
 data(7 downto 0)<="01010101";
 we<='0'; oe<='1';
    else
   data(7 downto 0)<="ZZZZZZZZ";
 we<='1'; oe<='0';
    end if;
    end process;

end Behavioral;

Работает не так как думал. А если точнее - как будто у памяти запоминание не срабатывает. Т.е. когда жму кнопку - получаю отображение 01010101. Как только отпускаю - все единицы. Вообще не уверен с этим Z...
Там есть более ранние посты. Но там про моделирование спрашивается. А меня синтез интересует. Т.е. я на char смотрю постоянно что на тех линиях происходит. И когда надо записать - записываю, а когда не надо - перевожу порт в Z.

[vetal]

Вы зациклились на 'Z' состоянии, и по этому вам не ясна суть.
Синтезатор правильно ругается, т.к. у вас we назначен как клок.

Для примера приведу регистр ИР35.

Код

entity ir35 is
    port
    (
    c    : in std_logic;
    r    : in std_logic;
    d    : in std_logic_vector(7 downto 0);
    q    : out std_logic_vector(7 downto 0)
    );
ent ir35;

architecture rtl of ir15 is
    signal q_reg    : std_logic_vector(7 downto 0);
begin
    q<=q_reg;
    reg:process(r,c)
    begin
 if (r='0') then
     q_reg<=(others=>'0');
 elsif (c'event and c='1') then
     q_reg<=d;
 end if;
    end process;
end rtl;

Описание:
q_reg - триггеры регистра
d - вход данных регистра
q - выход, состояние триггеров регистра
с - тактовые импульсы
r - сигнал сброса
Когда сигнал "r" имеет активный уровень('0'), все триггеры "q_reg" регистра "ir35" сбрасываются, в противном случае при приходе фронта(положительного) тактового импульса "c" в триггеры "q_reg" записывается значение со входа "d". Сигнал "q" транслирует значение триггеров "q_reg" на выход.
При неактивном уровне уровне('1') сигнала сброса "r", и отсутствии фронта на тактовом входе "c" регистра. Никаких изменений в схеме не происходит, т.е. в регистре "q_reg" хранится информация.

Состояние 'Z' сигналов используется только для работы с внешними по отношению к плис схемами (в некоторых он так же используется для реализации больших мультиплексоров), но ни в коем случае он не используется для описания внутренней логики работы плис.