подтягивающий резистор, Xilinx Foundation Virtex xcv300 Опции

[bratok-gl]

Такой вот вопрос: Если поставить перед глобыльным входным буфером подтягивающий резистор на питание в среде ISE 6.3. И если я ничего не подаю на вход ножки микросхемы будет ли у меня логическая единица, а если посажу на землю будет логический ноль?? Это делается для того чтобы много кнопок выводы которые подключены к входам микросхемы управляли схемой, при нажатии кнопки она соединяется с землей..

Вопрос кажется легким, но так как опыта у меня мало то подскажите люди, буду очень признателен)

[leevv]

Такой вот вопрос: Если поставить перед глобыльным входным буфером подтягивающий резистор на питание в среде ISE 6.3. И если я ничего не подаю на вход ножки микросхемы будет ли у меня логическая единица, а если посажу на землю будет логический ноль?? Это делается для того чтобы много кнопок выводы которые подключены к входам микросхемы управляли схемой, при нажатии кнопки она соединяется с землей..

Вопрос кажется легким, но так как опыта у меня мало то подскажите люди, буду очень признателен)

Budte ostorogny esli sobiraetes' ispolzovat' dedicated clock inputs.
(Ja tak ponjal chto pod "глобыльным входным буфером" podrazumevali
IBUFG, kotorji podsoedinjaetsja k dedicated clock input.)
Oni ne imejut pullup i pulldown resistors kak obychnije IO. Eto tochno dlja VirtexE. Dlja drugih semejstv proverte v datasheet. Soprotivlenie pullup ili pulldown resistorov primerno 50 - 100 K. Dlja podkljuchenia knopok sovetuju ispolzovat' princip ustranenija drebezga kontaktov, opisannuju v TechExclusive na Xilinx website.