Вопросы начинающего: VHDL + Precision + Xilinx, Precision не хочет цеплять примитивы Xilinx Опции

[a123-flex]

Возникла проблема: решил попробовать систем верилог, взял последний Precision 2006a3, уже есть ISE 8.2.
Подсунул туда свой старый проект на VHDL, а пресижн на кусочек кода:

data_pos: for i in 0 to 7 generate
data_lutP : RAM16X1D
port map(
d => DATA_IN_FROM_TIGER(i),
we => '1',
wclk => CLK_IN_FROM_TIGER,
a0 => EXT_CNTR_DATA_POS_p(0),
a1 => EXT_CNTR_DATA_POS_p(1),
a2 => EXT_CNTR_DATA_POS_p(2),
a3 => EXT_CNTR_DATA_POS_p(3),
dpra0 => INT_CNTR_DATA_p(0),
dpra1 => INT_CNTR_DATA_p(1),
dpra2 => INT_CNTR_DATA_p(2),
dpra3 => INT_CNTR_DATA_p(3),
spo => open,
dpo => LUT_DATA_OUT_POS_p(i)
);
end generate data_pos;

говорит:

# Error: [42512]: "C:/1/PrecisionTest/../../My/My_work/Almaz/HDL/Viod/Multiplexer_FPGA/rec_anal_tigr.vhd", line 70: Use of undeclared identifier 'RAM16X1D'
# Error: [40000]: HDL analysis failed.


Не могу понять в чем дело. Кристалл на котором все должно работать указан - Виртекс 2, его либа в папке пресижена есть, в либе есть елемент RAM16X1D.
Может быть я неправильно указываю тип либы с ксилинским компонентом ?
Для хилинкса либа была

library unisim ;
use unisim.all ;

Знающие подскажите.

[AJIEKCEu]

Быть может просто не надо ничего подключать?
Пусть у вас после синтеза компоненты из библиотеки будут как Черные Ящики стоять.... NGDBuild сам их вставит.

Хотя странно... Он бы компилился... правда вроде с предупреждением.

Текст ошибки в студию! И быть может строки из файла, где она вылезает.