clk => altera, Может, я не понимаю чего? Опции

[YGin]

Доброго времени суток!
И так суть проблемы! Есть некий чип, и звать его "MAX II" EPM570GT100C3 , и есть ,генератор 125 MHz сигнал генератора заведён на GCLK вход микросхемы в проекте это вход назначен как 2.5 Триггер Шмита.
Только вот сам кристалл лежит трупом и не дышит! Для эксперимента я просто вывел частоту на простую ножку там ‘0’ дальше подели её на 2, а в ответ тишина!
Так вот вопрос что я делаю, не так и почему чип не видит частоты?
Просто в основном работаю с Xilinx а вот кристаллы от Altera только начинаю осваивать!

[AlexanderX]

if base_counter = "ffffffff" then
en = '1';
else
en = '1';
end if;

Это примерно как свет то потухнет, то погаснет.
В каком-то из условий должнобыть присваивание '0'. Стандартная ошибка копирования.

[YGin]

Это примерно как свет то потухнет, то погаснет.
В каком-то из условий должнобыть присваивание '0'. Стандартная ошибка копирования.

В точку с копированием! Да только это я сделал когда копировал кусок кода с проектa на форум в проекте всё честно там ‘0’

[sazh]

В точку с копированием! Да только это я сделал когда копировал кусок кода с проектa на форум в проекте всё честно там ‘0’

process(clk2,en)
begin
if rising_edge(clk2) then
if en = '1' then
measuring_counter <= x"00000000";
data_out <= measuring_counter;


Может статься, что в интервал en уложатся два передних фронта clk2.
Нужно корректно перейти из одного клокового домена в другой (Сделать длительность en в период clk2).

[YGin]

process(clk2,en)
begin
if rising_edge(clk2) then
if en = '1' then
measuring_counter <= x"00000000";
data_out <= measuring_counter;
Может статься, что в интервал en уложатся два передних фронта clk2.
Нужно корректно перейти из одного клокового домена в другой (Сделать длительность en в период clk2).

Возможно! Но тогда на выходе должны были б быть нули ну или константа если изменить код.

process(clk2,en)
begin
if rising_edge(clk2) then
if en = '1' then
measuring_counter <= x"11111111";
data_out <= measuring_counter;

а у меня Аltera просто отказывается работать когда я включаю этот код и нормально работает когда я его коментарю.

[sazh]

Возможно! Но тогда на выходе должны были б быть нули ну или константа если изменить код.

process(clk2,en)
begin
if rising_edge(clk2) then
if en = '1' then
measuring_counter <= x"11111111";
data_out <= measuring_counter;

а у меня Аltera просто отказывается работать когда я включаю этот код и нормально работает когда я его коментарю.

В VHDL я не силен. Выложите полный проект. За длинные выходные ктонибудь да посмотрит.
В RTL просмотрщике все сразу видно. Ясно дело, что Квартус тут непричем.