Ухх... попробую, конечно, полигонами... но вряд ли. Разъемы будут практически по ширине платы, питание модулей тоже организовано не в одной точке... поэтому, наверно, придется слои отдавать целиком под питание
А вот что тогда лучше вытащить наверх...

К слою 3.3 подключены управляющие альтеры, к слою 5в - проц и модули (по 4(8) флеш в модуле)
Общие частоты - такт проца 24МГц, то есть /RD и /WR получатся ~100ns
Я попробую промоделировать в ПКАД, с разным согласованием, посмотрю что получится..