Цитата(Nixon @ Jun 1 2005, 09:19)
Кадровый буфер был внешний - 512k 10ns SRAM. На самом простом ACEX'е делался контроллер развертки и двухпотоковый конвейерный контроллер SRAM (один поток от хоста на запись или чтение SRAM, второй поток от контроллера TFT на чтение). В результате для внешнего хоста контроллер TFT представлялся в виде 60 ns SRAM (согласен не совсем оптимально, но мне этого было достаточно). Контроллер TFT и хост-контроллер имели возможность асинхронного доступа в кадровый буфер одновременно и независимо друг от друга.
Nixon, т.е. 2 микросхемы SRAM, так? И если так, то как вы обеспечивали идентичность содержимого буферов? Кстати, почему не совсем оптимально? На мой взгляд, очень удобная конфигурация.