Прототипирование АSICs на FPGA, Как бы так по-лучше сделать. Опции

[-=Vitaly=-]

Здравствуйте.

Интересует вопрос. Кто-то занимается прототипированием АСИКсов на ПЛИСах?
Как сделать прототип как можно ближе к АСИКсу, ведь при проектировании АСИКсов широко используют гейтед клок, а в FPGA его боятся как огня. Да и базисы у них отличаются.
Хотелось бы как-нибудь прикрутить нетлист после АСИКс синтезатора к FPGA.

Спасибо!

[ClockworkOrange]

"как-нибудь" не получится прикрутить нетлист от ASIC к FPGA.

хотите отлаживаться на FPGA - пишите гибкий код (например определяя нужную target в `define и используя `ifdef `elseif для кусков описаний, специфичных для ПЛИС/АСИК ).