Прототипирование АSICs на FPGA, Как бы так по-лучше сделать. Опции

[-=Vitaly=-]

Здравствуйте.

Интересует вопрос. Кто-то занимается прототипированием АСИКсов на ПЛИСах?
Как сделать прототип как можно ближе к АСИКсу, ведь при проектировании АСИКсов широко используют гейтед клок, а в FPGA его боятся как огня. Да и базисы у них отличаются.
Хотелось бы как-нибудь прикрутить нетлист после АСИКс синтезатора к FPGA.

Спасибо!

[yes]

Здравствуйте.

Интересует вопрос. Кто-то занимается прототипированием АСИКсов на ПЛИСах?
Как сделать прототип как можно ближе к АСИКсу, ведь при проектировании АСИКсов широко используют гейтед клок, а в FPGA его боятся как огня. Да и базисы у них отличаются.
Хотелось бы как-нибудь прикрутить нетлист после АСИКс синтезатора к FPGA.

Спасибо!

кажется, что FPGA позволяет провести только функциональную верификацию АЗИКа

и гейтед клок - далеко не единственная проблема (btw: в виртексах (да и в других ФПГА, наверно тоже) есть клок-гейтеры)

то есть проверить можно только RTL, а всякие "хитрые" модули описать отдельно и использовать либо две версии, либо `define

тот нетлист, который выдает АЗИК синтезатор, значительно отличается от реального АЗИК нетлиста после P&R, разводки тактовых деревьев, и т.п. тем более для такого нетлиста важна времянка, что ПЛИС не позволяет проверить

теоретически есть конверторы с одной библиотеки в другую - тот же DC может перенести нетлист на ксайлинскую библиотеку (я не проверял), но смысла использовать такой нетлист не вижу

имхо - проверка АЗИК нетлиста - только моделирование (ну и формальные чекеры)

[Singer]

кажется, что FPGA позволяет провести только функциональную верификацию АЗИКа

и гейтед клок - далеко не единственная проблема (btw: в виртексах (да и в других ФПГА, наверно тоже) есть клок-гейтеры)

то есть проверить можно только RTL, а всякие "хитрые" модули описать отдельно и использовать либо две версии, либо `define

тот нетлист, который выдает АЗИК синтезатор, значительно отличается от реального АЗИК нетлиста после P&R, разводки тактовых деревьев, и т.п. тем более для такого нетлиста важна времянка, что ПЛИС не позволяет проверить

теоретически есть конверторы с одной библиотеки в другую - тот же DC может перенести нетлист на ксайлинскую библиотеку (я не проверял), но смысла использовать такой нетлист не вижу

имхо - проверка АЗИК нетлиста - только моделирование (ну и формальные чекеры)

Точно, у Хилых можно использовать использовать примитивы типа BUFGMUX - корректные гейтед клоки без глитчей и задержек.