Возведение в степень в FPGAе ?, Как кодируется и выполняется ? Опции

[Саша Z]

На одном из этапов проэкта будет операции возведения в степень входных данных, степень дробная.
(Это гамма-коррекция 8 bit RGB потока).
Как такое реализуется в FPGA ? Можно предположить что FPGA дает несколько встроенных multipliers 18х18.
Как кодируется (VHDL) и как оно выполняется в железе ? Нужно понять насколько трудоемкая эта операция и сколько времени отнимает. Данные, входной поток идет со скоростью примерно 12 MHz т.е. примерно 12 MB/sec. Нужно понять какая должна быть скорость FPGA перемножения что-б попытаться уложиться в реальное время, т..е без согласующего буфера.

[Саша Z]

Да, спасибо всем. Хорошее решение, да и экономит кучу времени написания кода.

[AnubiX]

Только не забывайте что BRAM нужно заполнять значениями после старта ПЛИС так как она после старта содержит по идее мусор.

А вообще перемножать с помощью таблицы ИМХО можно до 16-17 разрядного входного операнда. Правда если все же разрядность будет существенно больше можно дойти до такого момента когда от подсчета степени через вычисление ряда уже будет не отвертеться.

[Саша Z]

Только не забывайте что BRAM нужно заполнять значениями после старта ПЛИС так как она после старта содержит по идее мусор.

А вообще перемножать с помощью таблицы ИМХО можно до 16-17 разрядного входного операнда. Правда если все же разрядность будет существенно больше можно дойти до такого момента когда от подсчета степени через вычисление ряда уже будет не отвертеться.

Ну в моем случае все проще: на входе 6 бит на данное, выход тоже ожидает 6 бит. Правда тут уже кажется погрешность будет немалая после возведения в степень...