Странное поведение DS1302 Опции

[Pepper]

Прикупил RTC DS1302. хочу подключить ее к МК AVR. использую Attiny2313. подключил 4 7-ми сигментных индикатора и хочу отображать время в режиме ЧЧ:ММ
пишу на ASM`е. написал программную реализацию протокола... и вот тут у меня начались приколы: к примеру, записал в регистр секунд значение 0! и в вечном цикле опрашиваю RTC и вывожу значение секунд на индикатор. на индикаторе идут секунды, все хорошо, но!!! если значение секунд четное то на индикаторе появлятются 00!!! если не четные, то все нормально...
проверял - это касается не только секунд, но и всего остального
пробовал даже записывать данные в RAM - та же история: в ячейку RAM пишу 0х55 - читается как 0х55, записываю в эту же ячейку 0хАА - читается как 0х00!
может быть кто нить сталкивался с такой проблемой?
Прощу прощения у модераторов за размещение темы не в нужном месте внимания сразу не обратил, а как перенести не нашел

Сообщение отредактировал Pepper - Dec 21 2007, 10:37

[Pepper]

Прикупил RTC DS1302. хочу подключить ее к МК AVR. использую Attiny2313. подключил 4 7-ми сигментных индикатора и хочу отображать время в режиме ЧЧ:ММ
пишу на ASM`е. написал программную реализацию протокола... и вот тут у меня начались приколы: к примеру, записал в регистр секунд значение 0! и в вечном цикле опрашиваю RTC и вывожу значение секунд на индикатор. на индикаторе идут секунды, все хорошо, но!!! если значение секунд четное то на индикаторе появлятются 00!!! если не четные, то все нормально...
проверял - это касается не только секунд, но и всего остального
пробовал даже записывать данные в RAM - та же история: в ячейку RAM пишу 0х55 - читается как 0х55, записываю в эту же ячейку 0хАА - читается как 0х00!
может быть кто нить сталкивался с такой проблемой?
функции, реализующие протокол:
.equ CE = PD3
.equ CLK = PD1
.equ IO = PD0

.cseg
InitPort:
sbi DDRD, CE
sbi DDRD, CLK

cbi PORTD, CE
cbi PORTD, CLK
ret

PortToIn:
cbi DDRD, IO
ret

PortToOut:
sbi DDRD, IO
ret

DataWrite:
// Передаем коммандный байт
// r16 - комманда
cli
push r18
push r19
sbi DDRD, CLK
ldi r18, 8 // Счетчик бит
rcall PortToOut // Переключаем порт на выход данных, что бы передать коммандый байт
cbi PORTD, CLK // Подготавливаем RTC к передачи данных
DelayUs 10 // Временная задержка, что бы CLK успел переключится
sbi PORTD, CE // Включием RTC
DelayUs 10 // Временная задержка, что бы CE успел переключится
dw_l1:
mov r19, r16 // Скопируем адрес во временный регистр
andi r19, 0x01 // извлечем 0й бит
tst r19 // проверим на 0
breq dw_l2 // если 0, то перейти
sbi PORTD, IO // иначе записать в порт данных 1
rjmp dw_l3 // продолжить выполнение
dw_l2:
cbi PORTD, IO // Записать лог. 0
dw_l3:
DelayUs 10 // задержка для формирования данных на ноге контроллера
sbi PORTD, CLK // сформировать нарастающий фронт CLK
DelayUs 10 // подержать 10 мкс
cbi PORTD, CLK // сформировать стадающий фронт CLK
lsr r16 // Сдвигаем адрес, что бы получить следующий бит
dec r18 // уменьшить значение переданных бит
brne dw_l1 // если переданы еще не все 8 - перейти

// Передача адреса закончена, переходим к передаче данных
ldi r18, 8 // Снова инициализируем счетчик бит
dw_l4:
mov r19, r17 // Скопируем данные во временный регистр
andi r19, 0x01 // извлечем 0й бит
tst r19 // проверим на 0
breq dw_l5 // если 0, то перейти
sbi PORTD, IO // иначе записать в порт данных 1
rjmp dw_l6 // продолжить выполнение
dw_l5:
cbi PORTD, IO // Записать лог. 0
dw_l6:
DelayUs 10 // задержка для формирования данных на ноге контроллера
sbi PORTD, CLK // сформировать нарастающий фронт CLK
DelayUs 10 // подержать 10 мкс
cbi PORTD, CLK // сформировать стадающий фронт CLK
lsr r17 // Сдвигаем данные, что бы получить следующий бит
dec r18 // уменьшить значение переданных бит
brne dw_l4 // если переданы еще не все 8 - перейти
// Адрес и данные переданы, завершаем
DelayUs 10 // Задержка
cbi PORTD, CE // Выключаем RTC
DelayUs 10 // Подержим немного 0
rcall PortToIn // Переключим порт на вход
cbi DDRD, CLK
pop r19
pop r18
sei
ret

DataRead:
// Передаем адрес
cli
push r18
push r19
sbi DDRD, CLK
ldi r18, 8 // Счетчик бит
rcall PortToOut // Переключаем порт на выход данных, что бы передать коммандый байт
cbi PORTD, CLK // Подготавливаем RTC к передачи данных
cbi PORTD, IO // Подготавливаем RTC к передачи данных
DelayUs 10 // Временная задержка, что бы CLK успел переключится
sbi PORTD, CE // Включием RTC
DelayUs 10 // Временная задержка, что бы CE успел переключится
dr_l1:
mov r19, r16 // Скопируем адрес во временный регистр
andi r19, 0x01 // извлечем 0й бит
tst r19 // проверим на 0
breq dr_l2 // если 0, то перейти
sbi PORTD, IO // иначе записать в порт данных 1
rjmp dr_l3 // продолжить выполнение
dr_l2:
cbi PORTD, IO // Записать лог. 0
dr_l3:
DelayUs 10 // задержка для формирования данных на ноге контроллера
sbi PORTD, CLK // сформировать нарастающий фронт CLK
DelayUs 10 // подержать 10 мкс
cbi PORTD, CLK // сформировать стадающий фронт CLK
lsr r16 // Сдвигаем адрес, что бы получить следующий бит
dec r18 // уменьшить значение переданных бит
brne dr_l1 // если переданы еще не все 8 - перейти

// Передача адреса закончена, переходим к приему данных
rcall PortToIn // Переводим порт на вход
ldi r18, 8 // Инициализация счетчика бит
clr r17 // Очищаем регистр выходных данных
dr_l4:
lsr r17 // Сдвигаем вправо на 1 бит
sbis PIND, IO // Проверяем бит на входе
rjmp dr_l5 // переход, если = 0
ori r17, 0x80 // Если 1, то устанавливаем 1 в старший разряд выходного регистра
dr_l5:
DelayUs 10 // задержка для формирования данных на ноге контроллера
sbi PORTD, CLK // сформировать нарастающий фронт CLK
DelayUs 10 // подержать 10 мкс
cbi PORTD, CLK // сформировать стадающий фронт CLK
dec r18 // уменьшить счетчик бит на 1
brne dr_l4 // Если переданы не все 8, то переход

// Адрес и данные переданы, завершаем сеанс
DelayUs 10 // Задержка
cbi PORTD, CE // Выключаем RTC
rcall PortToIn // Переводим порт на вход
DelayUs 10 // Задержка
cbi DDRD, CLK
pop r19
pop r18
sei
ret

Сообщение отредактировал Pepper - Dec 21 2007, 11:05