реклама на сайте
подробности

 
 
> Умножение клока с нужным ratio, FPGA PLLи для умножения клока в добном отношении ?
Саша Z
сообщение Jan 12 2008, 08:44
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



В данной области новичок, буду благодарен за совет, пояснения.
Есть клок на входе с частотой Х (примерно около 4 MHz), который подается как write clock на FIFO буфер. Считывание из буфера должно быть по клоку более быстрому как фиксированное отношение, скажем 496/321 к клоку записи.
Я так понимаю встроенные PLLи как раз служам подобным целям. Вопрос всякое-ли отношение умнножения реализуемо на них ?
Чип: Lattice ECP2/M или им подобные (Lattice).
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
petrov
сообщение Jan 12 2008, 11:23
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 220
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Не всякое. У вас другое решение задачи.
Go to the top of the page
 
+Quote Post
Саша Z
сообщение Jan 12 2008, 20:13
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Цитата(petrov @ Jan 12 2008, 15:23) *
Не всякое. У вас другое решение задачи.


Спасибо.
Другое ?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th August 2025 - 22:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01398 секунд с 7
ELECTRONIX ©2004-2016