Новичковое: дребезг кнопок Опции

[ReedCat]

Приветствую!

Начал пробовать свои силы в работе с FPGA.
Схемотехникой немного занимался, но очень давно (ещё когда PLM были "будущим электроники", а не её настоящим), поэтому сразу стали возникать "вопросы новичка". Буду признателен за разъяснения.

Итак, дано: макетная плата с Spartan-3E, ISE Webpack.
Прогоняю технологическую цепочку, чтобы понять, как "оно" работает, на примитивном тесте: светодиодиками на макетной плате помигать. Мигает. Дальше хочу задействовать имеющуюся кнопку для управления процессом (выключения светодиодика).

Придумывается что-то типа:


reg ONOFF;

...
always @(posegde clk) if ( ~ butt) ONOFF = ~ ONOFF;
...

assign LED = ONOFF & .... ;

И "меня терзают смутные сомнения", придуманная конструкция явно неустойчива к "дребезгу" контактов кнопки.
Какой стандартный ход применяют те, кто уже имеет опыт? Делят такт и опрашивают реже? А что если единственный опрос придётся как раз на время дребезга?


Посоветуйте, пожалуйста.

[maxfox2k]

обычно достаточно сканировать 20 - 50 ms интервалами, без всяких дополнительных проверок. смотря что за кнопка.

rc цепочка нужна, если не желаете спалить себе чип электростатикой.

[alexander55]

Я на железном уровне делал так.
1. Оценивал возможное время дребезга сигнала по максимуму.
2. Делал регистр сдвига (хватает 2-4 сдвигов): на вход данных подавал сигнал, в качестве тактового сигнала использовал некоторую частоту. Она считается Fc<= 1/Tдребезга * Количество_сдвигов
3. Выходы регистра сдвига соединял по И.
Выход И - это сигнал без дребезга.
Что-то типа.
//-----------------------------------------------
always @ (posedge PhaseCLK[0])
begin
tempReg[5:3]<={tempReg[4:3],tempReg[0]};
end

assign temp=tempReg[5]&tempReg[4]&tempReg[3]&tempReg[0];
//--------------------------------------------------