SPI sam7 можно ли ввести паузу между CS ? Опции

[cebotor]

есть SAM7A3 есть чип , которым нужно управлять по SPI.
для работы с этим чипом требуется часто и непериодично дергать чип селектом.

Вопрос:
Можно ли в SAM7 ввести задержку между пропаданием чип селекта и выставлением его заново?

По датащиту вроде ни один бит для этого не предназначен. Ничего не пойму - неужели атмеловцы вобще не рассчитывают на то что устройству может потребоваться перерыв между чип селектами ?

Или я чего то не понимаю?

[prottoss]

Кстати, раз уж снова заговорили об SPI на SAM7. Вот счас появилась задачка подключить два устройства по SPI - одно DataFlash AT45DB161 - работает на 12 МГц, второе - SIPO регистры (в общих чертах) с максимальной тактовой частотой 10 кГц. Вот пока думаю, с какой стороны подъехать:-)

Я так понимаю, что надо при инициализации SPI модуля нужно загрузить требуемые делители частот в массив SPI_CSR[] а потом, перед выборкой чипа, переключать на нужный делитель через SPI Mode Register SPI_MR. Я правильно рассуждаю?

[yura-w]

а потом, перед выборкой чипа, переключать на нужный делитель через SPI Mode Register SPI_MR. Я правильно рассуждаю?

чип выбирается прямо в регистре передаваемых данных: SPI_TDR

-Не в скорости выигрышь
-Если посмотреть errata на spi

-а мне надо в скорости
-пока не нашел, продолжу на след неделе, может дадите ссылку?

[xelax]

чип выбирается прямо в регистре передаваемых данных: SPI_TDR
-а мне надо в скорости
-пока не нашел, продолжу на след неделе, может дадите ссылку?

Откровение от Atmela. Стих 41, стр. 640

Код

SPI: LASTXFER (Last Transfer) Behavior
In FIXED Mode, with CSAAT bit set, and in “PDC mode” the Chip Select can rise depending on
the data written in the SPI_TDR when the TX_EMPTY flag is set. If for example, the PDC writes
a “1” in the bit 24 (LASTXFER bit) of the SPI_TDR, the chip select will rise as soon as the
TXEMPTY flag is set.
Problem Fix/Workaround
Use the CS in PIO mode when PDC mode is required and CS has to be maintained between
transfers.

даташит с сайта атмела.