FlowChart & UML, Блок-схемы и схемы процессов Опции

[Mikle2000]

Доброго времени суток.

Вопрос.
Кто чем пользуется для визуального (логического) представления своих проектов?
Поясню о чем идет речь. В процессе работы над проектом в 99.(9)% случаев возникает необходимость увидеть весь процесс работы программы (модуля и т.д) в графическом виде, в виде блок-схемы. Будь то первичный набросок будущей программы или анализ уже написанных модулей – вариантов много. В данном случае я хочу поинтересоваться кто какие программы использует для написания программ на С/С++ , для прямого кодирования (блок-схема --- > болванка программы) и обратного ( программа --- > блок-схема), причем интересны программы в которых поддерживается весь цикл написания программ: начальное моделирование блок-схемы, создание болванки, внесение необходимых изменений в тело программы, автоматическая коррекция существующей блок-схемы. В общем полная поддержка проекта (разве что без компилятора и отладчика, хотя их тоже не плохо).
Я просмотрел массу разных программ и простых и не очень и в результате остановился на двух: для блок-схем Crystal FLOW и Crystal REVS. Соответственно первая это блок-схема --- > программа и вторая программы ---> блок-схема. И одной программе для полного описания всего процесса (не программирования): Rational Rose (это UML). Многие возможно скажут, -«зачем такие монстры? Можно и в Visio прекрасно рисовать».
Отвечу: Можно и в Visio… пару раз… а потом начинает очень сильно напрягать синхронизация представления в Visio и программы (если это вообще представляется возможным, если например блок схема всего лишь одного модуля представлена в визио на 64 листах…это не шутка).
Rational Rose – это монстр UML, в двух словах не опишешь, да это и не нужно в сети полно информации по нему на любых языках. Очень удобен для описания общей концепции проекта, хотя при желании можно и детально расписать с последующей генерацией кода на C/C++.
После моих пространных объяснений напомню вопрос. Кто чем пользуется для визуального (логического) представления своих проектов?

[yes]

у меня не ответ, а вопрос -
не встречалось ли программы обратного преобразования ( программа --- > блок-схема) допускающей подключения плагинов описания языка или написаной на каком-то скриптовом языке (или с доступными исходниками)
интересуют языки Verilog|VHDL
самому писать рисовалку схемы у меня способностей не хватит, ну а парсер языка - может я бы и задал...
хотя мне нужно не блок-схема, а структурная
?????

[oval]

у меня не ответ, а вопрос -
не встречалось ли программы обратного преобразования ( программа --- > блок-схема) допускающей подключения плагинов описания языка или написаной на каком-то скриптовом языке (или с доступными исходниками)
интересуют языки Verilog|VHDL
самому писать рисовалку схемы у меня способностей не хватит, ну а парсер языка - может я бы и задал...
хотя мне нужно не блок-схема, а структурная
?????

Для VHDL/Verilog из исходного текста получить блок-диаграмму (и много еще чего) можно с помощью функции HDL Import пакета HDL Designer от Mentor Graphics. Как Вы понимаете, полученный результат будет далек от идеала, но помогает, можно в конце концов и подправить "ручками".