реклама на сайте
подробности

 
 
> АРМ + LCD контроллер EPSON
Vladimir_T
сообщение Jan 25 2008, 16:05
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 517
Регистрация: 7-02-06
Пользователь №: 14 073



Здравствуйте, уважаемые коллеги, посмотрите на картинку и подскажите как избавиться от этой грязи. Исходные данные: АРМ STR911, LCD контроллер S1D13705, 320х240 пассивная панель 8-ми битный интерфейс. Частота кадровая ок. 75 ГЦ, тактовая частота S1D13705 - 16 мГЦ. Пробовал настраивать VNDP, HNDP - не помогает. В видеопамяти мусора нет. Всегда верхние строки отбрасывают тень на нижние, тянутся шлейфы. Регулировка напряжения контраста не устраняет шлейфы. Как это победить?
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Vladimir_T
сообщение Jan 28 2008, 08:36
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 517
Регистрация: 7-02-06
Пользователь №: 14 073



Вот такие установки. У меня, правда, BCLK = CLKI = 6 мГц, думаю, что эти входы допустимо соединять вместе.

//**********************************************************
// Mode for S1D13705: Color , Format 2, 4 bpp, CLKI =6mHz
// PCLK =6mHz, LUT = 16; Widht of Word = 4 bit
//**********************************************************

static S1D_REGS aS1DRegs[] =
{
{ 0x00, 0x24 }, // Revision Code Register
{ 0x01, 0x27 }, // Mode Register 0 Register
{ 0x02, 0x80 }, // Mode Register 1 Register
{ 0x03, 0x03 }, // Mode Register 2 Register
{ 0x04, 0x27 }, // Horizontal Panel Size Register
{ 0x05, 0xEF }, // Vertical Panel Size Register (LSB)
{ 0x06, 0x00 }, // Vertical Panel Size Register (MSB)
{ 0x07, 0x00 }, // FPLINE Start Position Register
{ 0x08, 0x00 }, // Horizontal Non-Display Period Register
{ 0x09, 0x00 }, // FPFRAME Start Position Register
{ 0x0A, 0x00 }, // Vertical Non-Display Period Register
{ 0x0B, 0x00 }, // MOD Rate Register
{ 0x0C, 0x00 }, // Screen 1 Start Address Register (LSB)
{ 0x0D, 0x00 }, // Screen 1 Start Address Register (MSB)
{ 0x0E, 0x00 }, // Screen 2 Start Address Register (LSB)
{ 0x0F, 0x00 }, // Screen 2 Start Address Register (MSB)
{ 0x10, 0x00 }, // Screen Start Address Overflow Register
{ 0x11, 0x00 }, // Memory Address Offset Register
{ 0x12, 0xFF }, // Screen 1 Vertical Size Register (LSB)
{ 0x13, 0x03 }, // Screen 1 Vertical Size Register (MSB)
{ 0x14, 0x00 }, // Not Used
{ 0x15, 0x00 }, // Look-Up Table Address Register
{ 0x16, 0x00 }, // Not Used
{ 0x17, 0x00 }, // Look-Up Table Data Register
{ 0x18, 0x00 }, // GPIO Configuration Control Register
{ 0x19, 0x00 }, // GPIO Status/Control Register
{ 0x1A, 0x00 }, // Scratch Pad Register
{ 0x1B, 0x00 }, // SwivelView Mode Register
{ 0x1C, 0x00 }, // Line Byte Count Register
{ 0x1D, 0x00 }, // Not Used
{ 0x1E, 0x00 }, // Not Used
{ 0x1F, 0x00 }, // Not Used
};
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 11th August 2025 - 10:01
Рейтинг@Mail.ru


Страница сгенерированна за 0.0133 секунд с 7
ELECTRONIX ©2004-2016