Новичковое: начальное состояние FSM Опции

[ReedCat]

Вот и следующий этап наступил.
Схема нормально симулируется, синтезируется и... Конечно не работает.

Post-Route simulation показывает, что FSM при старте всего этого безобразия оказалась не в состоянии "0" (как при моделировании), а в состоянии "7".

Собственно, вопрос: как корректно установить схему в начальное состояние при старте кристалла (по конфигурации из компа или EPROM)? За что "зацепиться"?

Кристалл - Spartan-3E

Сообщение отредактировал ReedCat - Feb 9 2008, 16:37

[Boris_TS]

Reset FSM - средство действенное, но вообще-то должно и без Reset работать правильно.
Поэтому для решения Вашей проблемы, укажите среды разработки которыми Вы пользуетесь для синтеза, имплементации и моделирования (одного названия ПЛИС недостаточно).
Также необходимо, чтобы Вы поделились фрагментом кода описывающего этот FSM - тогда можно будет посмотреть: может, что нитак в коде ?

[RHnd]

А размерность регистра состояния какая? Если reg [2:0], то понятно - просто у Вас тригера по умолчанию не в 0 становятся, а в 1. А методы борьбы разные. Начиная от объявления типа reg [2:0] State=InitState, работающего не везде, и до нормального резета.

[ReedCat]

А размерность регистра состояния какая? Если reg [2:0], то понятно - просто у Вас тригера по умолчанию не в 0 становятся, а в 1. А методы борьбы разные. Начиная от объявления типа reg [2:0] State=InitState, работающего не везде, и до нормального резета.

Если бы так... Он reg[3:0]. Если бы оно встало в "F" - я бы не удивился. А семерка - как-то выбила из колеи

А по поводу reg [3:0] state=4'h0; - это оказалось единственное место, где я забыл это сделать
Поставил - и всё заработало! Спасибо за пинок в правильном направлении!

Reset FSM - средство действенное, но вообще-то должно и без Reset работать правильно.
Поэтому для решения Вашей проблемы, укажите среды разработки которыми Вы пользуетесь для синтеза, имплементации и моделирования (одного названия ПЛИС недостаточно).
Также необходимо, чтобы Вы поделились фрагментом кода описывающего этот FSM - тогда можно будет посмотреть: может, что нитак в коде ?

Поскольку FSM связан с приходом внешних данных, стартовать он должен в состоянии ожидания их.
В этом случае - всё работает корректно, а вот как обеспечить, чтобы при включении питания (завершени загрузки конфигурации) он встал именно в это состояние - это и хочется узнать.

Среда - ISE Xilinx 9.2i, симулятор - его же встроенный

Сейчас вроде бы заработало (с инициализацией в коде), но, хотелось бы всё-таки узнать, за какой сигнал чипа можно "зацепиться", чтобы отследить первоначальный старт микросхемы?