Новичковое: две паралельно работающие АЦП Опции

[in2]

Помогите разобраться новичку
Планируется увеличить частоту оцифровки в 2 раза путем смещения по клоку одного ацп относительно другого на полуфазу
Схема:.
Работают обе ацп на частоте 250 Мгц (AD9230) с паралельным lvds 12 битным выходом каждая.

Вопрос заключается в том, как мне лучше обработать входные данные сдвинутые на полуфазу и
востановить их синхронно в одном такте, для последующей обработки ?

Проблема в том что это частота предельная для планируемого для использования Cyclone III

Помогите советом .

Спасибо.

[EvgenyNik]

Из личного опыта:
Частотная характеристика входного тракта - хорошая, но имейте в виду, что при частоте среза 700МГц и частоте выборки 250МГц Вы будете иметь зеркальные частоты в своём спектре от высоких гармоник. По-любому, Вам (учитывая эффективную частоту выборки 500МГц) придётся на вход ставить фильтр как максимум на 250МГц, а лучше чуток ниже.
Кроме того - при чередовании отсчётов от разных АЦП, Вы получите "дрожь" кода (у одного смещение +4, у другого -5, например, не считая собственных шумов и нелинейностей) , особенно заметную на малых сигналах. Причём частота этих биений будет точно равна 250МГц.
А насчёт смещения на полфазы - есть решение, которое работает в случаях, когда сигнал старта занимает ровно половину всего цикла обмена. Управляете одним АЦП, а сигнал старта в непосредственной близости от АЦПэшек инвертируете для другого каким-нибудь шустрым вентилем. Как в вашем случае управляется АЦП не знаю.