Смещён приём через PDC для SPI Опции

[Goofy]

Последовательность функция для запуска передчи команды по SPI (для dataflash)

Код

    DFChipSelect();

    AT91F_PDC_DisableRx(pPdc);
    AT91F_PDC_SetRx(pPdc, (char *) &(), bCmdSize);
    AT91F_PDC_SetNextRx(pPdc, pData, dDataSize);

    AT91F_PDC_DisableTx(pPdc);    
    AT91F_PDC_SetTx(pPdc, (char *) &(pDataFlash->commandS), bCmdSize);
    AT91F_PDC_SetNextTx(pPdc, pData, dDataSize);

    AT91F_PDC_EnableRx(pPdc);
    AT91F_PDC_EnableTx(pPdc);

В качестве команды засылается запрос на статус регистр (0xD7) размер команды 2 (bCmdSize=2)
Глядя на диаграмму передачи со статус регистра видно, что статус регистр должен передаваться по MISO сразу же после 8го тика SCK. Судя по всему так и происходит. Но сам статус регист оказывается не в ((char*)pDataFlash->command) [1], а в ((char*)pDataFlash->command) [0] !!! Как будто датафлэш передаёт данные во время прохождения запроса. Как будто PDC для приёма курит один байт, перед тем как начать приём.
Что не учёл, где накосячил?
Процессор sam7s256 код из атмеловского апноута для sam7x.

Очевидно, что это проявляется не только с датафлэш, тк для АЦП запросы короткие то там я тупо подстроился под эту систему и заставил всё работать. Но это ведь может плохо кончиться!

[Goofy]

За код спасибо большое!


Но то что у меня происходит с SPI я вообще отказываюсь понимать. Процедура выполняющаяся при запуске:

Код

AT91PS_PDC pPdc;

DFChipSelect();

DataFlash.pSpi=AT91C_BASE_SPI;

pPdc = (AT91PS_PDC) &(DataFlash.pSpi->SPI_RPR);


    AT91F_PDC_DisableRx(pPdc);
    AT91F_PDC_DisableTx(pPdc);

Buf[0]=0xD7;    //запрос на статус регистр
Buf[1]=0xFF;
Buf[2]=0xFF;
Buf[3]=0xFF;

SPI_Rx( Bufr, 4);  // тоже самое что sendframe
SPI_Tx( Buf, 4);


AT91F_PDC_EnableRx(pPdc);
AT91F_PDC_EnableTx(pPdc);

while (!(DataFlash.pSpi->SPI_SR & AT91C_SPI_ENDRX) );

USART0_SendData(Bufr,4);

буферы - глобальные переменные

Код

char Buf[10];
char Bufr[10];

результат на скриншоте. Мало того что помеха в первом байте, так ещё и порядок мягко говоря странный. По датащиту в ответе at45db161d должно быть 0xFF, потом повторяющееся содержание статус регистра, на остальные 24 тика SCK.
Даже если помеха и ловиться на старте, то должна поганить 0xFF. Битый DF ?

SPI инициализирован на 8бит.

Сообщение отредактировал Goofy - Feb 11 2008, 08:42

Эскизы прикрепленных изображений

 

[prottoss]

За код спасибо большое!

не зачто

А что, мой тоже не работает?

Битый DF

Возможно большая скорость передачи и некачественная разводка ПП. Кстати у меня в исходиках установлена скрость 10МГц

[Goofy]

не зачто

А что, мой тоже не работает?

Возможно большая скорость передачи и некачественная разводка ПП. Кстати у меня в исходиках установлена скрость 10МГц

Драйвер Ваш нет смысла подключать, тк PDC сам по себе работает наистраннейшим образом. Весь код этой беды выше представлен. Скорость 4мгц, уменьшал до 500кГц, результат тот же. Чёрт с ней с помехой, плата там и правда вся в соплях из проводов, однако с АЦП на этой скорости SPI работает прекрасно. Но как понимать последовательность то такую ?

[defunct]

Goofy
Сдается мне проблема не с RX DMA.
Попробуйте настроить RX DMA на прием и в ручную (без TX DMA) передать 4 байта.

тк PDC сам по себе работает наистраннейшим образом.

PDC сам по себе работает прекрасно.