Здравствуйте !
Мне нужно получить около 500 Mbit/s по Ethernet. Посмотрев что народ выжимает бешеные скорости и по- белому позавидовав

я решил тоже попробовать. Но у меня проблема. Надо как-то совместить внутри FPGA довольно скоростной однонаправленный интерфейс (устройство выдает 16 битные слова на 20 -30 МГц) с управляющим интерфейсом, который управляет периферией на SPI шине и прочей лабудой.
Ставить софтовый процессор? Так он не вытянет на такой скорости.
Кто реализовывал подскажите как это лучше сделать. Какую микросхемку PHY уровня можете посоветовать. ПЛИС планируется ставить Циклон 1 или 2, Спартан 3е, что-то из этого.
И у Хилых и у Альтера вроде есть корки гигабитных маков.
Сообщение отредактировал -=Vitaly=- - Dec 25 2007, 11:49