LVDS 1 Гбит/с, поделитесь опытом Опции

[Serg_Sm]

Есть 16-бит данных (примерно, вместе с тактовой), тактируемых частотой 60МГц которые необходимо передать по LVDS (желательно по одному каналу) + принять такой же набор.
С LVDS работать до сих пор не приходилось поэтому возникло масса вопросов. Доводилось использовать первые циклоны, но как я понял 1Гбит они не вытягивают. Третьи циклоны вроде держат 875/840 МБит/с, что тоже не дотягивает.
Какие FPGA позволят выжать 1Гбит/с? Причем выводов надо максимум штук 40, поэтому большие BGA крайне не хочется использовать. И по сериализации - в даташитах (на первые/вторые циклоны, страйтиксы) описано, что используются сериалайзеры максимум для 10-битного потока. 16-бит получится передать? Или все же надо делить на 2 канала?

Что скажете/посоветуете по данной теме?

[crystal]

В разных проектах мы пробовали с LVDS оба варианта - и в ПЛИС, и внешний SERDES. В итоге, вариант с внешним SERDES используем чаще - плюсы очевиды и описаны выше.