Смещён приём через PDC для SPI Опции

[Goofy]

Последовательность функция для запуска передчи команды по SPI (для dataflash)

Код

    DFChipSelect();

    AT91F_PDC_DisableRx(pPdc);
    AT91F_PDC_SetRx(pPdc, (char *) &(), bCmdSize);
    AT91F_PDC_SetNextRx(pPdc, pData, dDataSize);

    AT91F_PDC_DisableTx(pPdc);    
    AT91F_PDC_SetTx(pPdc, (char *) &(pDataFlash->commandS), bCmdSize);
    AT91F_PDC_SetNextTx(pPdc, pData, dDataSize);

    AT91F_PDC_EnableRx(pPdc);
    AT91F_PDC_EnableTx(pPdc);

В качестве команды засылается запрос на статус регистр (0xD7) размер команды 2 (bCmdSize=2)
Глядя на диаграмму передачи со статус регистра видно, что статус регистр должен передаваться по MISO сразу же после 8го тика SCK. Судя по всему так и происходит. Но сам статус регист оказывается не в ((char*)pDataFlash->command) [1], а в ((char*)pDataFlash->command) [0] !!! Как будто датафлэш передаёт данные во время прохождения запроса. Как будто PDC для приёма курит один байт, перед тем как начать приём.
Что не учёл, где накосячил?
Процессор sam7s256 код из атмеловского апноута для sam7x.

Очевидно, что это проявляется не только с датафлэш, тк для АЦП запросы короткие то там я тупо подстроился под эту систему и заставил всё работать. Но это ведь может плохо кончиться!

[prottoss]

Кстати, а как Вы управляете чипселектом? Через железные NPCS или PIO?

[Goofy]

Кстати, а как Вы управляете чипселектом? Через железные NPCS или PIO?

Через железные, дёргаются без проблем.

[prottoss]

Через железные, дёргаются без проблем.

Ну вот и все проблемы от этого. Сам Atmel в errata говорит - используете PDC? - НЕ ИСПОЛЬЗУЙТЕ NPCS

[Goofy]

Ну вот и все проблемы от этого. Сам Atmel в errata говорит - используете PDC? - НЕ ИСПОЛЬЗУЙТЕ NPCS

Работа идёт в Fixed PCS. И было сказано что при работе без PDC проблема не исчезает.
Скачал последний датащит, в эррате несколько другая ситуация изложена. У меня все устройства на шине работают в 8 бит режиме.

[prottoss]

Работа идёт в Fixed PCS. И было сказано что при работе без PDC проблема не исчезает.Скачал последний датащит, в эррате несколько другая ситуация изложена. У меня все устройства на шине работают в 8 бит режиме.

Хотите головной боли? Продолжайте свои исследования, нет - забейте на железные выборки и используйте софтовое управление слэйвами

Кстати, я же Вам дал рабочий драйвер, работающий на ВСЕХ SAM7(на 9 не проверял). Почему бы не испытать? А уже потом делать выводы про неработающий SPI. Там (в драйвере) вроде бы все просто и понятно написано.

[Goofy]

Хотите головной боли? Продолжайте свои исследования, нет - забейте на железные выборки и используйте софтовое управление слэйвами

Давайте убедимся что говорим об одном и том же.
То есть всё что мне нужно сделать, отцепить ногу NPCS от модуля SPI? Сконфигуривароть интерфейс в SPI_CSR0. И работать с той лишь разницей что переключать CS слэйвов программно?

[prottoss]

угу

Посмотрите в spi.c на

SPI_RESULT SPI_Init(AT91PS_SPI spi) - ИМХО там все, что нужно сделать