pull-up Опции

[kir_]

Подскажите как на Verilog'е описать двунаправленый выход с подтягивающим резистором ?
Есть такой тип tri1, но он не синтезируется.

[YuP]

Я всегда пишу в ucf файле и всё ок:
NET "FPGA_DONE" LOC = "p3" | PULUP ;

[Waso]

Я всегда пишу в ucf файле и всё ок:
NET "FPGA_DONE" LOC = "p3" | PULUP ;

А вы в чем пишете? У меня ISE4.2 ругается на неизвестный символ "|" А пулапы ой как нужны...
Девайс - xcr3064xl

[BSV]

А вы в чем пишете? У меня ISE4.2 ругается на неизвестный символ "|" А пулапы ой как нужны...
Девайс - xcr3064xl

А Вы отдельно напишите.
NET "FPGA_DONE" LOC = "p3";
NET "FPGA_DONE" PULLUP ;

На Верилоге:
// synthesis attribute pullup [of] signal_name [is] “yes”;

На VHDL:
attribute pullup: string;
attribute pullup of signal_name: signal is “TRUE”;