Почему падает сигнал LOCK блока DCM? Опции

[maphin]

Кристал Virtex2-3000-4c, степень заполнения 99%, из них 93% тгиггеры.
Блок DCM на входе 25МГц, на выходе 100МГц, обратная связь по CLK0, сброс не использован.
При работе схемы, т.е. при после сигнала запуска схемы, гаснет светодиод LOCK и потребление тока схемой становится ниже, значения после загрузки конфигурации в ПЛИС.
Кто сталкивался с подобным и каковы возможные причины останова тактовой частоты(сигнал LOCK в "нуле") блока DCM?

[RobFPGA]

У меня было такое на XCV2-1000 . При работе LVDS приемника (вход DCM- 60 MHz выход 420 MHZ). Проблема оказалась в напряжении питании ядра. Микросхема стабилизатора (LP3966) которая использовалась периодически выключалась на 10-50 мкс под действием импульсных помех со стороны ВХОДНОГО напряжения 3.3 В !!! При этом напряжение питания ядра снижалось на 100-200 мВ. Прошивка при этом не сбрасывалась, а вот LOCK у DCM слетал со всеми вытекающими последствиями :-(. Вылечилось заменой стабилизатора на LT-1764.

Как оказалось ВСЕ микросхемы LP3966 (8 шт) которые стояли на платах вели себя аналогично :-(.

Успехов! Rob.