Nios II, C2H-акселератор функций, Вопросы... Опции

[Волощенко]

Пытаюсь применить С2Н-акселератор для ускорения функции загрузки данных в буфер (в данном случае для LAN91C111).
Вроде все делаю, как предлагается в ug_nios2_c2h_compiler.pdf:
- размещаю описание функции в отдельном файле;
- предварительно проверяю ее работоспособность в софт-варианте;
- подсвечиваю название функции;
- затем правый клик по названию и в выпадающем меню выбираю Accelerate with the Nios II C2H Compiler;
- в консоле C2H view устанавливаю опции Build software, generate SOPC Builder system, and run Quartus II compilation, а также Use hardware accelerator in place of software implementation. Flush data cache before each call;
- в окне C/C++ Projects запускаю компиляцию своего проекта Build Project.

В итоге выдается сообщение, по поводу которого ничего объясняющего найти не могу:
make: *** No rule to make target `my_c2h_load_lan91c111.c', needed by `obj/my_c2h_load_lan91c111.c2h_pre'. Stop.

Попытка сделать все как рекомендуется в ug_nios2_c2h_compiler.pdf, но к учебному примеру, проходит нормально. То есть там все нормально, а у меня не хочет, даже если свою функцию упрощаю до простого присваивания.
Кто сталкивался с подобным?

[RHnd]

Хм. На данный момент я делаю так: Модуль, который должен принять/обработать/записать данные, снабжается мастер-портом, подключаемым к памяти с данными. Далее проц отдает этому модулю адрес откуда брать, адрес куда складывать и команду на старт. Проблема же взятия данных из памяти, укладки обратно и т.п. ложится на логику модуля и генерируемый сопсом арбитр памяти. Как такой подход выглядит по сравнению с использованием дма? Может, я жизнерадостно кручю самодельный велосипед?

[Postoroniy_V]

Хм. На данный момент я делаю так: Модуль, который должен принять/обработать/записать данные, снабжается мастер-портом, подключаемым к памяти с данными. Далее проц отдает этому модулю адрес откуда брать, адрес куда складывать и команду на старт. Проблема же взятия данных из памяти, укладки обратно и т.п. ложится на логику модуля и генерируемый сопсом арбитр памяти. Как такой подход выглядит по сравнению с использованием дма? Может, я жизнерадостно кручю самодельный велосипед?

Ну видимо у вас много времени на этот велосипед.
писал ведь уже

2)есть отличное средство и главное широко используемое это DMA, и главное не нужно заморачиваться с С2Н ну и писать для железа тоже не надо :-) всё уже придумано до нас
да драйвер есть в составе ниоса

в сутках как правило 24 часа и тратить больше чем 8 часов на работу это глупо или овертайм. вам овертаймы оплачивают?

[des00]

Ну видимо у вас много времени на этот велосипед.
писал ведь уже

Позвольте с вами не согласиться, насколько я знаю SOPC Builder генерирует cross bar switch систему, для которой, в общем случае более эффективно использование большого количества простых ДМА контроллеров, встроенных в подмодули, нежили одного большого ДМА ИМХО.

А простейший дма контроллер это КА на 3-4 состояния + счетчик адреса и пара регистров-дескрипторов. Это не такая уж и сложная и накладная логика для системы логика.

в сутках как правило 24 часа и тратить больше чем 8 часов на работу это глупо или овертайм. вам овертаймы оплачивают?

А как же хобби ? ИМХО free style или реверс инженеринг на досуге самое то

Удачи!!