Новичковое: FX2 USB, Совсем "заклинило", помогите советом Опции

[ReedCat]

Краткое описание ситуации: есть макетка с Xilinx и FX2 USB. Нужно вводить/выводить данные по USB для проекта, который делается под Xilinx.

Обмен достаточно тривиальный: по одному FIFO принимается байт команды, по второму - пакет данных.
ПО третьему возвращается статус, по четвертому - обработанный пакет данных.
Сделал уже несколько вариантов ввода-вывода, ни один не работает.

Команду - принимает. Данные тоже принимает. А вот с возвратом - глюки. То нормально возвращает байт статуса, но при выдаче пакета данных первым идёт ff (Z-состояние?).

Переписал полностью по даташиту на FX2 - стало даже хуже... Теперь данные просто не возвращает (программа на PC "висит" на чтении), а байт статуса иногда возвращается правильный, а иногда - FF.

В симуляторе - всё работает нормально. В post-route simulation сначала глючило ("зависало" в одном из состояний , но после того, как снизил клок с 50МГц до 25 - стало работать так же, как и в behavioral. (клок на платке - 24 Мгц, пробовал и на 12 - ведёт себя так же ).

Явно я где-то что-то делаю не так.

Буду очень признателен за дружеский подзатыльник в нужном направлении.

P.S. Он ещё очень нужен потому, что уже поджимают сроки, с неработающим обменом данными показывать просто нечего, а из фазы "заклинивания" можно не выбраться очень долго и не видеть каких-нибудь совершенно очевидных вещей.
 FX2_bidir.v ( 8.91 килобайт ) Кол-во скачиваний: 350

[gammanoid]

В симуляторе - всё работает нормально. В post-route simulation сначала глючило ("зависало" в одном из состояний , но после того, как снизил клок с 50МГц до 25 - стало работать так же, как и в behavioral. (клок на платке - 24 Мгц, пробовал и на 12 - ведёт себя так же ).

С логикой сильно не разбирался, но IFD, OFD вроде описаны. При использовании внутренней тактовой выхода IFCLK частота может быть 48 МГц или 30 МГц. 24 или 12 это тактовая ядра 8051. Тактовую на выходе IFCLK пробовали инвертировать? И как дела с констрейнами (судя по глюкам при 50 в пост-руте - никак)? Упаковка I/O Registers/Latches into IOBs должна быть both (Inputs and Outputs).

[ReedCat]

С логикой сильно не разбирался, но IFD, OFD вроде описаны. При использовании внутренней тактовой выхода IFCLK частота может быть 48 МГц или 30 МГц. 24 или 12 это тактовая ядра 8051. Тактовую на выходе IFCLK пробовали инвертировать? И как дела с констрейнами (судя по глюкам при 50 в пост-руте - никак)? Упаковка I/O Registers/Latches into IOBs должна быть both (Inputs and Outputs).

Та программка, которая инициализирует FX2, предлагает мне в качестве вариантов "USB frequency" 12, 24 или 48МГц.
Про возможную инверсию такта в даташите прочитал, но еще не пробовал.
С констрейнами дела - никак. Единственный заданный констрейн - на клок.
Упаковку - проверю, спасибо.

Что-то я не понял, вы пытаетесь наладить связь не правя прошивку FX2 ??? А откуда вы её вообще взяли? У меня большую часть времени заняло как раз правильно сконфигурировать slave FIFO.

Да, именно так. Есть макетная плата, на которой есть как-то сконфигурированный FX2. Мне она нужна, чтобы продемонстрировать работоспособность проекта, а для этого нужно ввести данные и вывести результаты. Других опций, кроме как по USB через этот контроллер - нет. Точных данных о том, как он сконфигурирован - тоже нет. Приходится догадываться, опираясь, в частности на простейший пример.
Точно ясно, что:
- клок на ПЛИС идет с FX2
- режим синхронный
- флаги FIFO точно НЕ в индексном режиме
- ширина слова - 8 бит

Вот вроде и всё, что удалось определить точно.

Элементарный пример из комплекта макетки (приаттачено) - работает...
 FX2_bidir.v ( 3.12 килобайт ) Кол-во скачиваний: 315