Двунаправленный мультиплексор, Как реализовать Опции

[BuTeK]

Необходимо реализовать двунаправленный мультиплексор...
То есть мне нужно переключать шину данных внешнего ОЗУ для полного доступа к ней поочередно то с ПЛИС, то с DSP подключенного к портам ПЛИС.
Не могу сообразить как это организовать.... Помогите новичку...

[BuTeK]

Я, наверно, немного не так выразился. Задача такая..
Одновременно не может быть доступа к одной памяти... То есть процесс распараллелен - пока ПЛИС заполняет одну память ДСП обрабатывает другую.. Затем меняются.
И я сначало думал, что поставив мультиплексор все будет отлично работать... А вот и нет. С мультиплексором данные идут в одну сторону, то есть только на запись в ОЗУ (или Чтение). И вот я подумал, можно ли как-нибудь использовать ПЛИС, как проводник а не однонаправленный буфер.

Вот как было у меня

RAM0_DQ <= SDR_DQ WHEN GATE = '1' ELSE DSP_DQ;
RAM1_DQ <= DSP_DQ WHEN GATE = '0' ELSE SDR_1_DQ;

А нужно тоже самое только двунаправленное...

Надеюсь, сейчас объяснил немного понятнее... Извиняйте, если совсем запутал....

[sazh]

И вот я подумал, можно ли как-нибудь использовать ПЛИС, как проводник а не однонаправленный буфер.
А нужно тоже самое только двунаправленное...

Проводник - он и есть однонаправленный буфер. Есть вход. Есть выход.
Под двунаправленным понимается двунаправленная шина. Реализация такой шины возможна только при наличии контактов I/O и буфера для реализации ZZZZ состояния. Посмотрите структуру шинника 74245. Если управление избыточно, минимизируйте.
На базе таких шинников много чего через Плис прогнать можно. И никого не волнует Ваш протокол обмена по этой (этим) двунаправленной шине (шинам)

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity ap6 is
port
(
busa : inout std_logic_vector(7 downto 0);
busb : inout std_logic_vector(7 downto 0);
dir : in std_logic;
oe_n : in std_logic
);
end ap6;

Architecture rtl of ap6 is
begin
busa <= busb when (dir = '0' and oe_n = '0') else (others => 'Z');
busb <= busa when (dir = '1' and oe_n = '0') else (others => 'Z');
end rtl;