реклама на сайте
подробности

 
 
> SERializer/DESerialiser (SERDES), вручную на ПЛИС
makc
сообщение Apr 3 2008, 15:42
Сообщение #1


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Возникла задача реализовать SERDES на VHDL для проекта на базе Spartan-3.
У Xilinx есть интересные примеры реализации (xapp485 и xapp486). Но мне их реализация не нравится + ко всему не очень понятно, на сколько они рабочие (железа, чтобы можно было их попробовать у меня сейчас нет).
Попадались-ли кому-нибудь другие реализации SERDESов в виде статей/HDL-описаний (без использования встроенных в FPGA блоков SERDES)?
Прежде чем спросить я погуглил, но результаты более чем скромные. Можно сказать, что xapp485 и xapp486 это все то путное, что удалось найти. sad.gif


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
litv
сообщение Apr 4 2008, 13:07
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 401
Регистрация: 6-10-04
Из: Воронеж
Пользователь №: 806



Я их сделал на плате со спартаном3е. Оба работают. Правда были какието легкие ошибочки в ихних файлах, даже синтаксические.
Передатчик работал на приемник по витым парам сантиметров 60.
Описания как это и принято у ксайлинкса туманные. Но идея хорошая, так как спартан 3е не имеет таких serdes как виртекс 4. И плата работала нормально часов 5. Частота была входная тактовая 50 МГц - т.е. 350 МГц на линиях так как по двум фронтам .
Вот на виртексе 4 я работал с xilinx xapp lvds - там гораздо хуже описание. Пришлось самому сделать.
Go to the top of the page
 
+Quote Post
makc
сообщение Apr 4 2008, 13:17
Сообщение #3


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Цитата(litv @ Apr 4 2008, 17:07) *
Я их сделал на плате со спартаном3е. Оба работают. Правда были какието легкие ошибочки в ихних файлах, даже синтаксические.
Передатчик работал на приемник по витым парам сантиметров 60.


Приятная новость. smile.gif

Цитата
Описания как это и принято у ксайлинкса туманные. Но идея хорошая, так как спартан 3е не имеет таких serdes как виртекс 4. И плата работала нормально часов 5. Частота была входная тактовая 50 МГц - т.е. 350 МГц на линиях так как по двум фронтам


Проверялась-ли при этом каким-либо способом целостность переданных по интерфейсу данных?
Или просто простояла плата 5 часов и была выключена?
DCM'ы на принимающей стороне lock не теряли?

Цитата
Вот на виртексе 4 я работал с xilinx xapp lvds - там гораздо хуже описание. Пришлось самому сделать.


Описание и здесь не блещет подробностями.

Хотел еще вот что спросить: блоки SERDES'ов из упомянутых XAPP размещались согласно их рекомендациям (по правой стороне кристалла) или "куда легли, туда легли"?


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th June 2025 - 22:36
Рейтинг@Mail.ru


Страница сгенерированна за 0.01396 секунд с 7
ELECTRONIX ©2004-2016