SERializer/DESerialiser (SERDES), вручную на ПЛИС Опции

[makc]

Возникла задача реализовать SERDES на VHDL для проекта на базе Spartan-3.
У Xilinx есть интересные примеры реализации (xapp485 и xapp486). Но мне их реализация не нравится + ко всему не очень понятно, на сколько они рабочие (железа, чтобы можно было их попробовать у меня сейчас нет).
Попадались-ли кому-нибудь другие реализации SERDESов в виде статей/HDL-описаний (без использования встроенных в FPGA блоков SERDES)?
Прежде чем спросить я погуглил, но результаты более чем скромные. Можно сказать, что xapp485 и xapp486 это все то путное, что удалось найти.

[DmitryR]

Для начала было бы IMHO неплохо узнать, какая вам нужна скорость, а также чем не приглянулись приведенные xapp.

[makc]

Для начала было бы IMHO неплохо узнать, какая вам нужна скорость, а также чем не приглянулись приведенные xapp.

Начну с конца: мне не нравятся решения, которые плохо объяснены. Времени было мало, разбираться в коде без коментариев и при этом сильно оптимизированном довольно сложно. Кроме того, не известно, на сколько они работоспособны в железе (в моделировании они функционируют). Вот этим и не понравились упомянутые xapp'ы. Что касается скорости, то нужно не менее 200 Мбит/с из раcчета четырех линий. Т.е. не менее 50 Мбит/с на линию.

[DmitryR]

Что касается скорости, то нужно не менее 200 Мбит/с из раcчета четырех линий. Т.е. не менее 50 Мбит/с на линию.

Тогда вам те xapp на самом деле не нужны, потому что захватить 50 мегабит даже на Спартане - дело тривиальное, сдвиговый регистр на самом деле. Там же описываются скорости на порядок выше и поэтому все несколько хитрее.