SERializer/DESerialiser (SERDES), вручную на ПЛИС Опции

[makc]

Возникла задача реализовать SERDES на VHDL для проекта на базе Spartan-3.
У Xilinx есть интересные примеры реализации (xapp485 и xapp486). Но мне их реализация не нравится + ко всему не очень понятно, на сколько они рабочие (железа, чтобы можно было их попробовать у меня сейчас нет).
Попадались-ли кому-нибудь другие реализации SERDESов в виде статей/HDL-описаний (без использования встроенных в FPGA блоков SERDES)?
Прежде чем спросить я погуглил, но результаты более чем скромные. Можно сказать, что xapp485 и xapp486 это все то путное, что удалось найти.

[litv]

Я их сделал на плате со спартаном3е. Оба работают. Правда были какието легкие ошибочки в ихних файлах, даже синтаксические.
Передатчик работал на приемник по витым парам сантиметров 60.
Описания как это и принято у ксайлинкса туманные. Но идея хорошая, так как спартан 3е не имеет таких serdes как виртекс 4. И плата работала нормально часов 5. Частота была входная тактовая 50 МГц - т.е. 350 МГц на линиях так как по двум фронтам .
Вот на виртексе 4 я работал с xilinx xapp lvds - там гораздо хуже описание. Пришлось самому сделать.

[rv3dll(lex)]

.
Вот на виртексе 4 я работал с xilinx xapp lvds - там гораздо хуже описание. Пришлось самому сделать.

на нем без констрейнов размещения удалось сделать на 250 мегагерц на триггерах

если нужен
12 разрядный приёмник то он делается на встроенных десериалайзерах и DCM - 400 мегагерц работает больше не пробовал.

[makc]

на нем без констрейнов размещения удалось сделать на 250 мегагерц на триггерах

если нужен
12 разрядный приёмник то он делается на встроенных десериалайзерах и DCM - 400 мегагерц работает больше не пробовал.

Мне нужно без использования аппаратных блоков SERDES.