Модернизация N2PK Vector Network Analyser, для 300кГц<f<100МГц Опции

[Finarfin]

Я модернизирую анализатор цеепй N2PK для обеспечения измерений до 100МГц или выше. Цель этого занятия - выполнить дипломный проект по теме "Комплекс для идентификации продуктов деструкции в маслах по параметрам диэлектрической проницаемости", собрать анализатор и провести исследования, которые лягут в основу алгоритма идентификации продуктов деструкции с помощью обычного КСВ-метра, дополненного микроконтроллером или интерфейсом с компом.

отдельная тема создана дабы не создавать отдельные темы по каждому вопросу, а их у меня возникает немало, и не засорять темы Vector Network Analyzer и Анализатор цепей (Network Analyzer)

Итак, для расширения частотного диапазона будет применена (если не найдутся еще недостатки такого решения) микросхема DDS AD9958, содержащяя 2 канала вместо двух микрух DDS в оригинале.

В первом приближении схема включения DDS выглядит так:

сорри за оформление, так требует нормоконтроль (не считая красного)
то же самое в форматах dxf и cdw:  DDS_CAD.rar ( 47.92 килобайт ) Кол-во скачиваний: 259

Так же как в оригинале управление DDS осуществляется через LPT. Это хорошо тем что не нужен микроконтроллер, и всегда можно изменить программу на компе, например, усовершенствовать алгоритм внесения поправок, или изменить шаг по частоте и т.д.

ВОПРОСЫ:

• на схеме в LC ФНЧ красно-оранжевым цветом выделен кондюк Cx, который обычно присутствует в практических схемах, но отсутствует в книжках. Например я расчитал ФНЧ по Рэд Э. Справочник по высокочастотной схемотехнике, там такого кондюка нет в помине. Вопрос: зачем он нужен?
  на всякий случай - расчет ФНЧ  Mathcad_______________.rar ( 214.96 килобайт ) Кол-во скачиваний: 310
  
• понятно что много кондюков между шинами питания и земли непосредственно вблизи микросхемы эт хорошо, вопрос в том как определиться с их количеством
• по цифровой части - информация записывается в регистры по фронту сигнала SCLK, для того чтобы записались правильные данные, надо чтобы фронт SCLK отставал от всех остальных данных. Обычно для небольшой задержки цифрового сигнала ставят два инвертора, а нельзя ли поставить RC-цепь, как показано на схеме красным цветом?
• интерфейс обмена данными микросхемы AD9958 имеет уровень лог. единицы 2 Вольта (питание 3,3 В), а нуля - 0,8В. впринципе возможно управление от пятивольтовой ТТЛ sn74act1284. Ваше мнение?
• Про LPT: после того как данные выведены на порт LPT они держатся на выходах определенное время, а потом выводы переходят в высокоимпедансное состояние, или выводы сохраняют свое состояние до следующей операции вывода???

По программированию:
будем использовать четырехбитный режим, частота одновременно изменяется у обоих каналов, фаза одного канала отличается от другого на 90 градусов.
Итак, после включения анализатора
1) подаем сигнал Master Reset, микруха переходит в состояние по умолчанию
2) в однобитном режиме записываем инструкцию и данные:

Код

запись            адрес - Channel Select Register
    0       00      00000
выбираем 1-й канал                          ставим 4-х битный режим
    0       1                   000                     11                        0

посылаем I/O_Update (в конце каждой записи)
3) в четырехбитном режиме заставляем фазу 1-го канала отставать от фазы нулевого канала на 90 град.

Код

запись            адрес - регистр фазы
    0       00      00101
записываем 14 битное значение фазы
xxxxxxx
ууxxxxxx

уу - не используемые разряды;
Вопрос - откуда взять эту цифирь xxxxxxxxxxxxxx, если в датащите не сказано в каком коде записывается фаза???
5) выбираем оба канала

Код

запись            адрес - Channel Select Register
    0       00      00000
выбираем оба канала              остальное оставляем как есть
    1       1                     000                     11                        0

6) вход в основной цикл программы, там в начале каждого цикла устанавливается частота:

Код

запись            адрес - Freq Tuning Word
    0       00      00100
загоняем 4 байта частоты
xxxxxxxx
xxxxxxxx
xxxxxxxx
xxxxxxxx

Вопросы - 1) откуда взять эту цифирь для частоты;
2) не сбрасывается ли регистр фазы после обновления регистра частоты??

Вот такие вопросы остались после перевода датащита и изучения схем N2PK. Всем заранее СПАСИБО.

ССЫЛКИ:

• Датащит AD9958: http://www.analog.com/UploadedFiles/Data_Sheets/AD9958.pdf
• оценочная плата для AD9958/AD9959: http://www.analog.com/UploadedFiles/Evalua...54AD995EB_0.pdf
• обсуждение N2Pk VNA на форуме CQHAM: http://forum.cqham.ru/viewtopic.php?t=8976
• Первоисточник N2PK VNA: http://n2pk.com/index.html, все доки лежат тут http://n2pk.com/VNA/VNAarch.html
• Принципиальные схемы и перечень элементов N2PK VNA: http://n2pk.com/VNA/n2pk_vna_pt_2_ver_b2.pdf

[Finarfin]

C программированием DDS дело прояснилось , спасибо OnLis. Отвечу на некоторые собственные вопросы

Про LPT: после того как данные выведены на порт LPT они держатся на выходах определенное время, а потом выводы переходят в высокоимпедансное состояние, или выводы сохраняют свое состояние до следующей операции вывода???

нашел в инете (http://www.pcports.ru/) - сохраняются до следующей операции вывода

по цифровой части - информация записывается в регистры по фронту сигнала SCLK, для того чтобы записались правильные данные, надо чтобы фронт SCLK отставал от всех остальных данных. Обычно для небольшой задержки цифрового сигнала ставят два инвертора, а нельзя ли поставить RC-цепь, как показано на схеме красным цветом?

в платных библиотеках DLL для работы c LPT есть возможность формировать Строб, возможно есть и в бесплатных. кроме того раз выяснилось что инфа с выходов никуда не девается можно сформировать фронт импльса SCLK программно

Теперь надо модернизировать синхронный детектор. У N2PK он сделан на балансном модуляторе MC1496D:
датащит  mc1496d_______________________.pdf ( 217.98 килобайт ) Кол-во скачиваний: 469

схема детектора N2PK
В датащите есть строка
Transadmittance Bandwidth (Magnitude) (R = 50 Ohm)
Signal Input Port, V = 300 mVrms sine wave
|Vc | = 0.5 Vdc...............................................................80 MHz
Я не разбираюсь в балансных модуляторах, но видимо на 100МГц он не потянет, поэтому предполагаю все же использовать перемножитель AD835, а после него поставить фнч, далее логарифматор на AD8310(важна чувствительность к маленьким сигналам) и АЦП.
датащит перемножителя AD835 http://www.analog.com/UploadedFiles/Data_Sheets/AD835.pdf
Вопросы к спецам:
1) Существует ли ИМС детектора сразу с логарифмическим выходом до 100МГц...
2) Как думаете, господа, как скажется такая подмена MC1496D на AD835+ФНЧ на точности, и главное СТАБИЛЬНОСТИ характеристик, ибо вся точность основывается на калибровке, которая эффективна при стабильных характеристиках.

Сообщение отредактировал Finarfin - Apr 8 2008, 20:53

[proxi]

1) Существует ли ИМС детектора сразу с логарифмическим выходом до 100МГц...
2) Как думаете, господа, как скажется такая подмена MC1496D на AD835+ФНЧ на точности, и главное СТАБИЛЬНОСТИ характеристик, ибо вся точность основывается на калибровке, которая эффективна при стабильных характеристиках.
[/quote]
Дык вот ИМС детектора сразу с логарифмическим выходом до 10GHz http://www.analog.com/UploadedFiles/Data_Sheets/ADL5519.pdf
еще у натионал...