Новичковое: Как в Modelsim-Altera задать testbench Опции

[ReedCat]

Попробовал перенести кое-как работающий проект со Спартана на Циклон. Естественно, не заработало.
Попробовал прогнать симулятор из Quartus и выяснил, что я не могу понять, как симулятору скормить тот testbench на Verilog, который у меня был для Xilinx. Waveforms как задавать - нашёл, а как тестбенч задать - не нашёл.

Явно что-то не заметил, но Quartus для меня вещь новая и по поведению от Xilinx ISE отличающаяся.

[Stewart Little]

Что-то у вас солянка сборная получилась - и Quartus, и ModelSim-Altera... Это оччень разные вещи, и разные тулзы. В квартусе Вы можете моделировать только пост-P&R. В моделсиме можно моделировать на любом этопе разработки - от hdl-исходника, т.е. алгоритма, до постсинтетического нетлиста и пост-P&R, т.е. конкретной реализации (если, конечно есть соответствующие скомпилированные библотеки).
Вы где хотите моделировать? Если в моделсиме, то надо писать тестбенч. Насколько я понял, Вы имеете опыт моделирования для Xilinx, значит знаете как тестбенч на hdl-е пишется.
Если же в квартусе, то там писать тестбенч не надо. В симуляторе квартуса добавляете интересующие Вас сигналы - входные, выходные и внутренние. С последними дело особое, поскольку синтезатор квартуса может половину из них оптимизировать, переименовать и т.п. Входные сигналы проще всего нарисовать врукопашную.