Каскадированием 3-х DLL занимался все хорошо работает, если по уму завести clock. Основная проблема у 2 и 2Е молое количество GBUF, которые по непонятной прихоти Xilinx необходимо было тратить на FeedBack (CLKFB). А джитер важен больше для АЦПреобразования, чем для цифровой схемы. В чем проблема если время срабатывания триггера будет раньше в одном периоде и позже в другом на 100ps. Ни на один известный мне интерфейс, который разумно применять на SP2/2E это не повлияет.
|