Ещё можно написать чисто ХДЛ-ное описание синхронной памяти на 512 байт - квартус его в блоки ацекса отмапит. Правда, может и не отмапить, если заранее будет известно, что, например, из всего блока используются только байт 8.
Что-то вроде вот такого:
Код
module mem512( rdaddr, out, wraddr, in, we, clk );
input clk;
input [8:0] rdaddr, wraddr;
input we;
input [7:0] in;
output [7:0] out; reg [7:0] out;
reg [7:0] mem [0:511];
always @(posedge clk)
begin
out <= mem[rdaddr];
if(we) mem[wraddr] <= in;
end
endmodule