Как избежать оптимизации кода в Sinplify, Нужно оставить логику упраздняемую синтезатором Опции

[Саша Z]

Так получилось что нужно использовать несколько gates в целях задержки сигнала (знаю, не здоровая ситуация, но в данном случае в качестве "спасательного круга"...). В коде задал несколько инверторов, но при попытке получения файла тайминга - пишет что дизайн не имеет сигналов. Видимо интертовы (из четное кол-во) упраздняются синтезатором (оптимизирует) и тогда действительно функционально получается постоянный 0.

Вопрос какая директива в коде скажет синтезатору (Sinplify) не оптимизировать код ?

Я пока только начинаю "втыкаться" в contraints - проблемку нужно решить уже...

Заранее благодарен.

[vetal]

Может есть специальный примитив, задействующий ячеку для прохождения сигнала. У Альтеры например - это примитив lcell

У Actel с этим сложнее. Первое, что делает Designer - выкусывает инверторы и начинает делать ремапинг.

[sazh]

У Actel с этим сложнее. Первое, что делает Designer - выкусывает инверторы и начинает делать ремапинг.

И все же. Инверторы он у всех выкусывает. Должен быть технологический прибамбас. Другое дело доступность его для пользователя.