Удвоение клока задержками логики, Да, не здоровое решение, но нужно Опции

[Саша Z]

Пытаюсь удвоить клок задержками логики:
задержать клок на входе на четверть периода, затем подать входной и задержанный на XOR и получить удвоенный клок с примерно 50% duty cycle.
Ессно, решение кривое, но что-то более серьезное сейчас нет возможности делать (есть на то причины), нужно срочно как временное решение.

Вот код:

Код

library ieee;
use ieee.std_logic_1164.all;

entity OLED_interface is
port (
    CLK_IN: in std_logic;
    and1_sig_out, and2_sig_out: out std_logic;
    CLK_OUT:             out std_logic
);
end entity;

architecture OLED_interface_arch of OLED_interface is
    attribute syn_keep: boolean;
    signal and1_sig, and2_sig, CLK_OUT_sig: std_logic;
    attribute syn_keep of and1_sig, and1_sig_out, and2_sig, and2_sig_out, CLK_OUT_sig: signal is true;

begin
            and1_sig <= CLK_IN and '1';
            and1_sig_out <= and1_sig;
            and2_sig <= and1_sig and '1';
            and2_sig_out <= and2_sig;
            
            CLK_OUT_sig <= and2_sig xor CLK_IN;
            CLK_OUT <= CLK_OUT_sig;
        
end;

первый and1_sig_out в timing simulation дает сдвиг клока, второй (and2_sig_out) не дает относительно первого - т.е. повторяет and1_sig_out в плане timingа. Это то что показывает ModelSim.
Кроме того, CLK_OUТ заткнут в нуле, XORа не делает с and2_sig...

Подскажите, в чем лажа ? (или может кто предложит более нормальное решение удвоения клока без PLLей при сохранении 40-60% duty cycle ?)

[Саша Z]

Спасибо всем.
Теперь по порядку:
Boris_TS: работаю с Латтисом (ISPLever), чип о котором идет речь: семейство MachXO 2280C.

chds: да, это реальный проэкт на работе. Достался "по наследству" (тяжелое наследие), разрабатывался фирмой - подрядчиком года 2 тому, теперь дисплеы который там дарйвиться перестал выпускаться, а новая версия теерь требует значительно более высокой частоты, соответственно и логика ее драйвящая должна работать ан соотв. частотах...
Железо уже давно готово, работает (со старым дисплеем), менять чип (CPLD/FPGA) - не вариант в данной версии системы. В новой версии ессно будем менять возможно и concept, да и у Латтица тоже предостаточно нормальных чипов..
Переходник на плату то-же мало-реально, уже думали насчет этого. Физически проблематично да и нет столько времени на все это.
Насчет "не извращяться" - это верно, посему и в начале и думали в сторону PLLя чтоб держать фазу. А умножая клок с постоянной задержкой - фаза сохранялась-бы (с определенной постоянной задержкой), но опять-же ежели исключить влияния среды, работать с одной и той-же серией CPLD и т.д. и т.п.
Не понял что вы имели ввиду насчет англо-язычной литературы...
Ессно что у XORа 2 входа, и я так именно и пытаюсь делать - сделать задержку на четверть периода и ее пдоать вместе с оригинальным клоком на вход XORa. Тут и так все понятно.
А задержать на 1/4 периода пытаюсь несколькими инверторами или andами с постоянной '1' по одному входу.

Джеймс: спасибо, попробую...

А вообще я не могу не согласиться с общим мнением о проблематичности такого подхода, но как говориться: last resort...
В целом проверяю takve опцию добавить внешний PLL чип и запустить его в CPLD...

[r_dot]

... теперь дисплей, который там дарйвиться перестал выпускаться, а новая версия теерь требует значительно более высокой частоты, соответственно и логика ее драйвящая должна работать ан соотв. частотах...

Ещё вариант - добавить переходную плату на ПЛИС между устройством и дисплеем, осуществляющую преобразование старого интерфейса дисплея в новый. Преимущества - не нужно трогать отлаженый девайс, не будет сомнительных по надёжности схемных решений и можно будет опять модифицировать схему, когда и новый дисплей перестанет выпускаться.

[Саша Z]

Ещё вариант - добавить переходную плату на ПЛИС между устройством и дисплеем, осуществляющую преобразование старого интерфейса дисплея в новый. Преимущества - не нужно трогать отлаженый девайс, не будет сомнительных по надёжности схемных решений и можно будет опять модифицировать схему, когда и новый дисплей перестанет выпускаться.

Данный вариант уже рассматривался нами в самом начале ...увы не реален в плане реализации - механика борта не позволяет, да и piggyback на борту не реален ввиду проблематичности к механическим нагрузкам устройства.
Выяснилось что первый вариант дисплея, т.е. тот под который рабоатем на данный моемтн - был pre-engineering samples и не пошел в серию. Новый вариант - уже серийная модель которая в full production производителем и значит ОК для конкретной версии нашего устрочства. Далее, все равно планируется новая версия устройства где будет возможно если не самый полный то весьма существенный re-design той части котора в частности и драйвит дисплей. А это значит что тогда и проверим будущность этих дисплеев, ежели будет продозрение на то что они уходят (либо не удовлетворят нас по качеству/надежности) - будем заранее проэктировать новую вресию под другие дисплеи.

А пока у меня кажется уже вырисовывается более реальное решение проблемы - нашел простые чипы PLLя с фиксированным коефф. умножения, очень простая обвязка извне (питание, земля, и пару ног закорочены между собой). У борта есть выход другого клока наружу - кратного исходному. Выведу его наружу на PLL который закрепим не борту, выход PLLя заведу на свободную ногу CPLD (пусть и не глобальный клок, но все-таки), тогда изменения в его коде нужно будет только в плане изменения ноги нужного клока.
Думаю должно спасти положение.

[r_dot]

... нашел простые чипы PLLя с фиксированным коефф. умножения, очень простая обвязка извне (питание, земля, и пару ног закорочены между собой). ...

Да, нормальное решение, если доработочку аккуратно сделать.
Наверное, и сам знаешь, но на всякий случай напомню, чтобы за переделкой проекта не забылось: около этих чипов обязательно по питанию ставить емкость и максимально коротко соединять с "землёй", чтобы не "хлопали" такт пачками.