|
В ходе выполнения учебного проекта возникла задача:
есть IP-ядро (если это можно так назвать): модуль на verilog для FPGA и подпрограмма для AVR, позволяющие связать ПЛИС с контроллером по схеме "запрос-ответ" для защиты от клонирования разработки. Особенности и ограничения - использование 11 линий связи. Достоинства - компактность обоих частей.
Понятно, что в проект учебный и написать в нём можно, в общем-то, что угодно - но просто любопытно: представляет ли данная разработка для кого-либо интерес, и, если да, за сколько люди согласились бы её приобрести (условия - использование в неограниченном числе своих разработок, но отсутствие дальнейшего распространения исходного кода, как коммерческого так и бесплатного)?
--------------------
...а Сила, Брат - она - в несиловых решениях.
|
Перспективы IP-ядра, Помогите оценить
May 11 2008, 16:55
