Фронты тактового сигнала..., Будет ли работать корректно? Опции

[Politeh]

Дорбый день!

Прошу совета по поводу формы фронтов тактового сигнала.
Сигнал идёт от ЦП к ПЛИС к основной тактовый для работы ПЛИС. Пример на рисунке.
Будет ли работать корректно ПЛИС с таким клоком? Частота тактового сигнала - 100 МГц.
Зелёный - передатчик(ЦП), красный - приёмник(ПЛИС).

Последовательно на обоих концах поствавил резисторы для уменьшения выбросов, но для провалов фронтов это не помогает. Помогает только уменьшение длины линии, а уменьшить длину нет возможности.
Может нужно ставить повторитель?

Спасибо.

Эскизы прикрепленных изображений

 

[Politeh]

Процессор TMS320DM643.

(ПЛИС)Spartan-3, две SDRAM(Micron) и Flash(Atmel) сидят на EMIF этого процессора.
Для тактирования шины EMIF используется отдельный клок, а этот, выше рассматриваемый клок, используется именно как основной клок для ПЛИС.

В HyperLynx это всё и моделирую с соответсвующими IBIS моделями.
Резистор последовательный у LOAD убрал, и в общем-то немного лучше. Ширину дорожки менял и пробовал делать согласование с резисторами, но всё равно провал остаётся. Помогает только уменьшение длины линии.

Думаю, что без повторителя здесь не обойтись.

Посоветуйте какой лучше поставить повторитель(в смысле доступности среди известных поставщиков в России) и какие могут быть проблемы?
Что значит "резать плату"? Это же пока моделирование и проектирование.

[atlantic]

Процессор TMS320DM643.

(ПЛИС)Spartan-3, две SDRAM(Micron) и Flash(Atmel) сидят на EMIF этого процессора.
Для тактирования шины EMIF используется отдельный клок, а этот, выше рассматриваемый клок, используется именно как основной клок для ПЛИС.

В HyperLynx это всё и моделирую с соответсвующими IBIS моделями.
Резистор последовательный у LOAD убрал, и в общем-то немного лучше. Ширину дорожки менял и пробовал делать согласование с резисторами, но всё равно провал остаётся. Помогает только уменьшение длины линии.

Думаю, что без повторителя здесь не обойтись.

Посоветуйте какой лучше поставить повторитель(в смысле доступности среди известных поставщиков в России) и какие могут быть проблемы?
Что значит "резать плату"? Это же пока моделирование и проектирование.

Проблема может быть из за вносимой задержки CLK driver'a,
а если ставить драйвер то можно и от TI, там выбор есть.

Так у вас ECLKIN приходит с FPGA?

вообще есть app note
Interfacing Xilinx FPGAs to TI DSP Platforms Using the EMIF
там расписаны задержки итп. хотя наверно вы уже это читали.