Приветствую Вас. Меня зовут Владимир, мне 22 года. Являюсь студентом Тихоокеанского Государственного Университета по специальности Вычислительные Машины, Комплексы, Системы и Сети кафедры Вычислительная Техника. В данный момент пишу выпускную квалификационную работу - диплом. Тема диплома связана с работой с отладочной платой ML402 (Xilinix Virtex 4 FPGA) с микросхемой USB3300. Интересует такой момент, может вы чем поможете. В общем, необходимо выдать по линиям DP и DM микросхемы некоторые USB - пакеты. Выдача организуется на всех скоростях: LS, FS, HS. В общем, проблемы с выдачей пакетов типа SOF, OUT, ACK и некоторые других - нет. Отлично выдаются все биты по шине USB, посылаемые микросхеме по ULPI. Проблема состоит в посылке пакетов типа DATA. Для данного пакета поля SYNC, PID, CHECK и EOP генерируются просто идеально. Проблема в том, что самих данных в поле DATA и кода CRC16 могу послать всего 2 байта в сумме. Итого, пакет имеет абсолютно неверную форму. Все сигналы выставляю строго в соответствии с временными диаграммами на USB3300. Может чем поможете или подскажете??? Я также могу поделиться доступной мне информацией и опытом работы. Также интересует прием USB - пакета трансивером USB3300. Данной работой я вообще еще не занимался, но придется - также прошу поделиться, чем можете. Заранее спасибо.
|