Фронты тактового сигнала..., Будет ли работать корректно? Опции

[Politeh]

Дорбый день!

Прошу совета по поводу формы фронтов тактового сигнала.
Сигнал идёт от ЦП к ПЛИС к основной тактовый для работы ПЛИС. Пример на рисунке.
Будет ли работать корректно ПЛИС с таким клоком? Частота тактового сигнала - 100 МГц.
Зелёный - передатчик(ЦП), красный - приёмник(ПЛИС).

Последовательно на обоих концах поствавил резисторы для уменьшения выбросов, но для провалов фронтов это не помогает. Помогает только уменьшение длины линии, а уменьшить длину нет возможности.
Может нужно ставить повторитель?

Спасибо.

Эскизы прикрепленных изображений

 

[Politeh]

Фронты сигнала удалось улучшить, однако хотелось бы увеличить крутизну фронтов.
Во-первых, сигналы улучшились при увеличении длины линии.
Линию также продлил за приёмник и поставил RC-цепочку(100 Ом + 50 пкФ), хотя волновое сопротивление линии = 50 Ом.
За два сантиметра до конца линии - короткий отвод на вход ПЛИС.

Так же есть последовательный резистор 10 Ом на выходе процессора для гашения пульсаций на приёмном конце в зонах 0 и 1.

В общем фронт получается длительностью около 1 нс.

Кто что скажет?

По поводу transition time на сайте www.xilinx.com нашёл следующий ответ на чей-то вопрос:


Spartan-3 - What is the maximum Tin (input signal transition time)?
AR# 23029
Part SelectIO-Timing/Const
Last Modified 2007-03-30 00:00:00.0
Status Active
Keywords operating, condition, max, maximum, rise, fall, Spartan-3
Description
Keywords: operating, condition, max, maximum, rise, fall, Spartan-3

What is the maximum Tin (input signal transition time) for Spartan-3 devices?

This is not available in the data sheet.


Solution
The Tin is not specified for Spartan-3 devices, as it represents an endorsement of poor design techniques.

Spartan-3/3E devices have a Schmidt trigger or a comparator for all inputs. For inputs with a comparator (VREF), the logic level is determined by the comparator. For LVTTL/LVCMOS, the logic level is determined by the minimum hysterysis.

Generally, slow input transitions should be avoided for the following reasons:

1. Poor design timing -- you do not know precisely when the threshold is crossed.
2. More power consumption -- the input consumes extra mA while in the threshold.
3. More susceptibility to noise -- the input picks up noise from the board and from ground bounce while near the threshold.

Hence, Tin is design-dependent.

In a slow design, combinatorial signals are allowed to be slow. Clocks should always be fast, as any ringing or ground bounce can lead to double-triggering.

Эскизы прикрепленных изображений