XIL_PLACE_ALLOW_LOCAL_BUFG_ROUTING, чем грозит Опции

[rv3dll(lex)]

то что он проведёт дорожку до менеджера клоков не по выделенной линии меня не волнует

какие ещё могут быть проблемы

virtex4 fx20

[rv3dll(lex)]

на самом деле у меня через глобал клок входы -

два клока один внешний с другой платы
другой внутренний - генератор на этой плате

входы оба в одном банке чуть ли не соседние ноги - но через 1 компилирует а через другой(отладочный) нет

переменную поставил вроде всё работает

[rloc]

Можно поподробнее: номера ног, название и тип корпуса?

[rv3dll(lex)]

Можно поподробнее: номера ног, название и тип корпуса?

xc4vfx20

ноги AF14 AF15

[rloc]

xc4vfx20

ноги AF14 AF15

Если я правильно понимаю, то речь идет о корпусе FF672 и ноги зовутся IO_L2P_GC_LC_4 и IO_L1N_GC_LC_4?
Если так, то только с первой ноги можно завести на BUFG или DCM посредством "dedicated routing", со второй ноги - только в случае, когда входной сигнал дифференциальный и она является комплементарной с IO_L1P_GC_LC_4 (AE15).