| |
 USB-blaster на ATmega8, Вопрос по назначению битов |
|
|
|
|
 Oct 22 2006, 17:50
|
Местный
Группа: Свой
Сообщений: 371
Регистрация: 24-07-05
Из: Москва
Пользователь №: 7 056
|
Нашел в Интернете следующую ссылку. http://njnmnp.narod.ru/usbblaster/usbblaster.htmlРешил повторить, но заменить EPM3064 микроконтроллером ATmega8. После подключения устройство определяется как Altera USB-blaster, но при попытке прошить EPM7064 выдает ошибку. В связи этим решил спросить у Вас о назначении битов и начальном состоянии выводов. Выход. D0 - TCK D1 - TMS D2 - не используется в режиме JTAG D3 - не используется в режиме JTAG D4 - TDI D5 - ? D6 - ? D7 - ? Вход. D0 - TDO D1 - не используется в режиме JTAG D2-D7 - отправляем то же, что и было Начальное состояние выводов Z или D0 - 0 D1 - 1 D2 - 1 D3 - 1 D4 - 1 D5 - ? .include "m8def.inc" .def temp =r16 .def in_reg =r17 .def out_reg =r18 .equ RXF =PC2 .equ TXE =PC3 .equ WR =PC4 .equ RD =PC5 .equ LED =PB5 .cseg .org 0 rjmp begin .org 0x100 begin: ldi temp,high(RAMEND) out SPH,temp ldi temp,low(RAMEND) out SPL,temp ; Установка адреса стека. wdr ldi temp,(1<<WDCE)|(1<<WDE) out WDTCR,temp ldi temp,(0<<WDE) out WDTCR,temp ; Выключение WDT. ldi temp,0b00011110 out PORTB,temp ldi temp,0b00101111 out PORTC,temp clr temp out PORTD,temp ldi temp,0b00111111 out DDRB,temp ; Инициализация порта B ldi temp,0b00110000 out DDRC,temp ; Инициализация порта C clr temp out DDRD,temp ; Инициализация порта D clr in_reg clr out_reg start: loop_RXF: sbic PINC,RXF rjmp loop_RXF cbi PORTC,RD nop nop nop nop in in_reg,PIND sbi PORTC,RD mov temp,in_reg in out_reg,PINC andi out_reg,0b00000011 andi temp, 0b11111100 or out_reg,temp out PORTD,out_reg loop_TXE: sbic PINC,TXE rjmp loop_TXE ser temp out DDRD,temp sbi PORTC,WR nop nop nop nop cbi PORTC,WR clr temp out DDRD,temp mov temp,in_reg com temp andi temp,0b11000000 brne led_on led_off: mov temp,in_reg ori temp,(1<<PB5) andi temp,0b00111111 out PORTB,temp rjmp start led_on: mov temp,in_reg andi temp,0b00011111 out PORTB,temp rjmp start .exit С уважением, Сергей.
Сообщение отредактировал BSACPLD - Oct 22 2006, 17:51
Прикрепленные файлы
sxema.pdf ( 56.93 килобайт )
Кол-во скачиваний: 697
|
|
|
|
|
|
|
 |
Ответов
|
|
Dec 7 2007, 06:51
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Добрый день! Выкладываю верилог код для EPM3064. Немного подправил код мисячного. топ левел идет из проекта который реализован у меня. Работает JTAG на MAX3064, Cyclon I. PS нечем проверить. AS не работает. EPCS ки не хотят зашиваться. Но полагаю что вопросами AS никто не занимался. Или у кого нибудь есть лог работы квартуса в режиме AS ?
--------------------
|
|
|
|
|
|
|
|
Dec 16 2007, 08:23
|
Местный
Группа: Свой
Сообщений: 420
Регистрация: 22-12-04
Пользователь №: 1 608
|
Цитата(des00 @ Dec 6 2007, 22:51)  Добрый день!
Выкладываю верилог код для EPM3064. Немного подправил код мисячного. топ левел идет из проекта который реализован у меня. я синтезировал - получилось 42 логических элемента. Для сравнения вариант Kolja Waschk, ixo.de - синтезируется в 52. Казалось бы функциональность не должна отличаться. Я внимательно не смотрел, но там на вскидку в лоб сделан FSM и больше ничего. Вы на его вариант не смотрели? За счет чего такое расхождение? И еще. У него же симпатичный вариант на 68013 вообще без CPLD, но сказано что на 60% медленнее. Похоже что там код ножками дергает "вручную". А никто не пытался SPI приспособить? Казалось бы должно все ускориться? Если конечно сдвиг - узкое место.
|
|
|
|
|
|
|
|
Dec 17 2007, 03:55
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Цитата(alexf @ Dec 16 2007, 03:23) я синтезировал - получилось 42 логических элемента.
Для сравнения вариант Kolja Waschk, ixo.de - синтезируется в 52.
Казалось бы функциональность не должна отличаться. Я внимательно не смотрел,
но там на вскидку в лоб сделан FSM и больше ничего. Вы на его вариант не смотрели? За счет чего
такое расхождение? шарился по его сайту, но его код не нашел, а может быть и плохо искал. все делал по верилог коду мисячного (те же 42 плитки) параллельно опираясь на асм код BSACPLD. выложите код посмотрю в чем разница, может быть его вариант работает с AS %) Цитата И еще. У него же симпатичный вариант на 68013 вообще без CPLD, но сказано что на 60% медленнее.
Похоже что там код ножками дергает "вручную". А никто не пытался SPI приспособить? Казалось бы
должно все ускориться? Если конечно сдвиг - узкое место. в проекте BSACPLD для вывода используется именно SPI
--------------------
|
|
|
|
|
|
|
|
Dec 17 2007, 08:24
|
Местный
Группа: Свой
Сообщений: 420
Регистрация: 22-12-04
Пользователь №: 1 608
|
Цитата(des00 @ Dec 16 2007, 19:55) шарился по его сайту, но его код не нашел, а может быть и плохо искал. все делал по верилог коду мисячного (те же 42 плитки) параллельно опираясь на асм код BSACPLD.
выложите код посмотрю в чем разница, может быть его вариант работает с AS %)
в проекте BSACPLD для вывода используется именно SPI МОжет я плохо смотрел на код BSACPLD, но мне показалось что делается bit banging. loop_shift: lsr data ori port,(1<<TCK) out PORTB,port sbic PINC,TDO ori data,0b10000000 andi port,0b00101110 brcc clr_TDI ori port, 0b00010000 Не тот код? И сказано что "в 3 раза медленнее чем ПАРАЛЛЕЛЬНЫЙ КАБЕЛЬ", если не опечатка. Вроде SPI в AVR работает до CLK/2, так что даже на 8 МГц от внутреннего генератора может неплохо получиться? А вот прошивка от Kolja. Правда на VHDL. 10 лет назад сам на нем писал, но как занялся вериложеством, так и не могу остановиться  Там весь проэкт, даже два. Второй чисто на 68013.
|
|
|
|
|
|
|
|
Jan 21 2008, 18:49
|
Знающий
Группа: Свой
Сообщений: 549
Регистрация: 1-06-05
Пользователь №: 5 644
|
Цитата(alexf @ Dec 17 2007, 12:24) А вот прошивка от Kolja...
... Там весь проэкт, даже два. Второй чисто на 68013. alexf спасибо за ссылку на проект от Kolja Waschk.  И уж конечно спасибо самому Kolja Waschk. Слегка переделал firmware для CY7C68013A. Теперь при подключении к PC устройство распознается Windows и Quartus-ом как Altera Nios II Evaluation Board. То есть ограниченный вариант Altera USB Blaster - поддерживается только режим JTAG (а значит SignalTap II Logic Analyzer, In-System Memory Content Editor и отладка в NIOS II  ). Ограничил функционирование устройства только в режиме full-speed USB. Поскольку в High-Speed USB все равно нет смысла, так как сам контроллер не способен обрабатывать данные поступающие со скоростью больше мегабайта в секунду. Проверил работоспособность с Cyclone и MAX 7000. Выкладываю исходник для компилятора Keil. Чтобы получить работающее устройство возможно потребуется переназначить выводы порта C контроллера, формирующие сигналы JTAG.
|
|
|
|
|
|
|
|
Jun 12 2008, 15:12
|
Знающий
Группа: Свой
Сообщений: 716
Регистрация: 27-05-05
Из: Kyiv
Пользователь №: 5 454
|
Решил и я попробовать NIOS Cyclone2. В моем варианте http://njnmnp.narod.ru/usbblaster/usbblaster.htmlПрошивался корректно, но отладка и загрузка NIOS IDE, не хотела идти. Прошил альтеру этим проектом. http://www.ixo.de/info/usb_jtag/И прошил файлом altera_ft_v2.ept EEPROM FT245 и добавил строку "REVB" Загрузка пошла, но пошаговая отладка сбоит - пару шагов сделает и вылетает. Отладка через ByteBlasterMV идет корректно. Работает ли у кого проект http://www.ixo.de/info/usb_jtag/ с NIOS?
|
|
|
|
|
|
Сообщений в этой теме
 BSACPLD USB-blaster на ATmega8 Oct 22 2006, 17:50 vetal Скачанный вами вариант usb-blaster не поддерживает... Oct 22 2006, 18:19  BSACPLD Цитата(vetal @ Oct 22 2006, 22:19) Скачан... Oct 22 2006, 18:30 vetal 1. Если вы посмотрите на 2 ваиант бластера, то вы ... Oct 22 2006, 18:37 BSACPLD Цитата(vetal @ Oct 22 2006, 22:37) 1. Есл... Oct 22 2006, 18:41 Konst_777 Цитата(BSACPLD @ Oct 22 2006, 21:41) [Пон... Oct 24 2006, 20:54 BSACPLD Тему "USB byte blaster, нужна схема" чит... Nov 2 2006, 20:25 Konst_777 Цитата(BSACPLD @ Nov 3 2006, 00:25) 1) оп... Nov 4 2006, 11:21 BSACPLD Цитата(Konst_777 @ Nov 4 2006, 14:21) Цит... Nov 5 2006, 20:37 Konst_777 Цитата(BSACPLD @ Nov 6 2006, 00:37) Уважа... Nov 6 2006, 20:45 BSACPLD Цитата(Konst_777 @ Nov 6 2006, 23:45) Во-... Nov 6 2006, 21:17 Konst_777 Цитата(Konst_777 @ Nov 7 2006, 00:45) ...... Nov 7 2006, 18:26 BSACPLD Ура! Заработало!
Вот рабочий вариант Alte... Nov 13 2006, 20:44 Tran BSACPLD, спасибо за выложеный проект , я его пов... Nov 27 2006, 12:03 BSACPLD Цитата(Tran @ Nov 27 2006, 12:03) BSACPLD... Nov 28 2006, 11:27 WEST128 А будет ли данный программатор работать без логики... Dec 5 2007, 14:14 BSACPLD Цитата(WEST128 @ Dec 5 2007, 17:14) А буд... Dec 5 2007, 19:41 des00 Цитата(BSACPLD @ Dec 5 2007, 14:41) По ид... Dec 6 2007, 12:50 BSACPLD Цитата(des00 @ Dec 6 2007, 15:50) Добрый ... Dec 6 2007, 15:53 WEST128 Цитата(BSACPLD @ Dec 6 2007, 01:41) По ид... Dec 7 2007, 03:54 BSACPLD Цитата(WEST128 @ Dec 7 2007, 06:54) Спаси... Dec 7 2007, 19:33 des00 за VHDL спасибо, посмотрю на досуге.
по асм коду... Dec 17 2007, 10:28 RYury попробовал вериложный код для cpld от месячного и... Dec 17 2007, 16:08 des00 Цитата(RYury @ Dec 17 2007, 11:08) попроб... Dec 18 2007, 03:59 Konst_777 Может быть, все это из за слишком длинного шлейфа ... Jun 14 2008, 07:47 BSACPLD Цитата(misyachniy @ Jun 17 2008, 11:07) Ч... Jun 17 2008, 16:18 alexander55 Цитата(misyachniy @ Jun 17 2008, 11:07)
... Jun 18 2008, 07:58 misyachniy Цитата(alexander55 @ Jun 18 2008, 10:58) ... Jun 20 2008, 14:51 WEST128 Всем нравится, но ради интереса попробую сделать н... Dec 8 2007, 18:12 des00 Занятно, но тоже самое (изменил поведение только о... Dec 18 2007, 06:13 wired Хочу повторить девайсину http://njnmnp.narod.ru/us... Dec 30 2009, 09:22
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
