Я бы взял частоту 250МГц (меандр): поделил на 2 - получил 125МГц для SDRAM, поделил (250МГц) на 2,5 (пользуясь скважностью меандра) - получил 100МГц для АЦП. При таком соотношении можно на 100МГц (укладываемся в 105МГц) получать 10-битные данные с АЦП и складывать на 125МГц (опять-таки, укладываемся в 143МГц) 8-битные слова в ОЗУ пакетами по 40 бит. Между приемом данных с АЦП и записью в ОЗУ надо будет сделать буфер и простенький конвеер на 4/5 стадий АЦП/ОЗУ.
--------------------
Почему разработчики систем повышенной надёжности плохо справляются с простыми проектами? :)
|