Странное поведение ПЛИС Cyclone EP2C5, помогите новичку Опции

[sysel]

Здравствуйте!
Делаю первый свой проект на ПЛИС. Для начала решил создать простенький ознакомительный проект.
Quartus 7.1
EP2C5Q208C8
Загрузочный кабель: ByteBlasterMV

По нажатию кнопки хочу чтобы загорался светодиод. Часть схемы прилагаю.
Питание ядра 1.25В (спецификация ПЛИС такое допускает)
Питание буферов 3.3В
Тактовый сигнал на ПЛИС не подаётся.

В Pin Planer-е "butt" назначаю на 104-ю ногу, "led" на 103-ю, "hi" - 5-я, "lo" - 11-я. Выбираю уровни 3.3 - LVTTL для всех этих ног.

В настройкай ассемблера ставлю галочку "Always enable input buffers".

1)После прошивки по JTAG-у SOF-файлом получаю такую картину:
- На подтягивающем резисторе кнопки (со стороны ПЛИС) уровень 3.3В.
- На светодиоде (со стороны ПЛИС) уровень 3.3В.
- На выходе "hi" уровень 3.3В
- На выходе "lo" уровень 0 В.

2)Нажимаю кнопку и держу, при этом:
- На подтягивающем резисторе кнопки (со стороны ПЛИС) уровень 0В.
- На светодиоде (со стороны ПЛИС) уровень 0В.
- На выходе "hi" уровень 3.3В
- На выходе "lo" уровень 0 В.

3)Отпускаю кнопку. После отпускания картна такая:
- На подтягивающем резисторе кнопки (со стороны ПЛИС) уровень 1.8В.
- На светодиоде (со стороны ПЛИС) уровень 1.8В.
- На выходе "hi" уровень 3.3В
- На выходе "lo" уровень 0 В.

При повторном нажатии кнопки наблюдается ситуация 2)
При отпускании ситуация 3)

Так всё и продолжает работать до повторной заливки прошивки в ПЛИС. После этого наблюдается ситуация 1)

Причем, уровень 1.8В - постояный (смотрел осцилографом на предмет наличия внутренней генерации колебаний - колебаний нет).

Есть предположение, что в ситуациях 2) и 3) не работают буфера входов-выходов (1.8 В = питание ядра + падение на внутреннем защитном диоде).

Как бороться с этой ситуацией ?


Текст проекта (VHDL):

library ieee;
use ieee.std_logic_1164.all;
entity buttled is
port
(
butt : in std_logic;
led : out std_logic;
hi : out std_logic;
lo : out std_logic
);
end buttled;

architecture rtl of buttled is
begin
led<=butt;
hi<='1';
lo<='0';
end rtl;

В догонку: хочется вместо 1.8 В иметь 3.3 (согласно логике проекта).

Эскизы прикрепленных изображений

 

[dvladim]

А что может вызвать генерацию в данном проекте ? PLL ? Так вроде ж они по умолчанию отключены....

Нет, не PLL. Паразитная емкость между кнопкой и светодиодом, плохая земля и т.п.

Боюсь что уровень 1.8В вызван "отключкой" входных буферов. т.е. 1.8 = питание ядра+падения на внутреннем защитном диоде. Боюсь если напрямик подам 3.3В спалить внутренности...

Вот вы себе в схеме как представляете "отключку"? Дело не в этом.
Подайте на вход напряжение VCCIO этого банка (я так понял, у вас это +3.3 В)

Я обычно ставлю внешний драйвер для светодиода или буфер с открытым стоком. Такое включение как у Вас разве бывает в реальной жизни.

Если не использовать внешний драйвер, то это типичное включение светодиода.
Надо только смотреть, что бы ток по выводу не превышал максимальный и ток по земле этого банка не превышал максимальный.

Пины LED и BUTT не коротят между собой? :-)

В схеме между ними буфер. Так что влиять не должно.

Тоже самое с вашим желанием цмклон2 на pci посадить. Скачайте kit. там между шиной pci и циклоном должны преобразователи уровней стоять.

Конечно +5 В на IO напрямую подавать нельзя. Но эти выводы толерантны при использовании внешнего резистора и включенного кламп диода.
Да и Clamp диоды не зря зачастую называют PCI Clamp диодами.
Хотя для новичка использовать такую схему с PCI шиной - это неоправданый риск. Лучше уж как в ките.