отличие CIC от FIR, просветите плиз Опции

[shf_05]

вроде бы без проблем использую CIC и FIR для децимации и интерполяции, знаю их характеристики (АЧХ, ФЧХ, ПФ). использую микросхемы дециматор и интерполятор (AD6620 и AD9856), там CIC фильтры, + в первой FIR есть на последней стадии децимации.

Но так до конца не понимаю разницы между CIC и FIR. Попытался найти в учебнике по ЦОС- про CIC нет ни слова...

За свою жизнь воплотил проект, где сигнал интерполировался в 4 раза FIR фильтром, причем свойства фильтра выбрал так-
* неравномерность АЧХ в полосе <= необходимой,
* затухание на 2-й гармонике исходного сигнала не менее требуемого
получил коэф-ты, зарядил в ДСПш-ку и все.
правильно ли я это сделал?

Вот что не дает покоя-
1. зачем тогда в ряде прог по расчету ЦФ (напр. MATLAB) есть фильтры, к-е наз-ся интерполирующие/децимир.
2. в чем фишка использовать CIC? не лучше ли FIR?
3. может просто все дело в простоте реализации CIC?
4. можно ли использовать IIR, если не важна ФЧХ интерполятора/дециматора?

[Alex65111]

Лучше для максимальной децимации использовать FIR, а уж чего не хватает - добивать CICом

- Чето намудрили, если уж FIRом сумели много децимировать, то CIC уже нафиг не нужен.

[Михаил_K]

- Чето намудрили, если уж FIRом сумели много децимировать, то CIC уже нафиг не нужен.

СIC нужен. С ростом коэффициента децимации возрастает объем оборудования, занимаемого FIRом. В частности величина линий задержки и объем памяти для коэффициентов. Так например на VirtexII в тысяыном плисе я реализовывал двухканальный FIR с коэффициентом децимации 128. При этом сожрало практически всю память плиса. А поставленный перед ним CIC, занимая небольшой объем позволил увеличить общий коэффициент децимации до 32768.

[shf_05]

спасибо всем за ответы.
как насчет реализации дециматоров и интерполяторов на FPGA, нужно реализовать интерполятор и дециматор на 256, "конечная" Fs>= 4MSPS.
насколько это трудоемкая задача? можно ли реализовать на cpld?
кто делал- поделитесь соображениями.
сам до этого не использовал FPGA, только ДСП.
если есть ссылки по теме скинте пожалуйста.

[Михаил_K]

спасибо всем за ответы.
как насчет реализации дециматоров и интерполяторов на FPGA, нужно реализовать интерполятор и дециматор на 256, "конечная" Fs>= 4MSPS.
насколько это трудоемкая задача? можно ли реализовать на cpld?
кто делал- поделитесь соображениями.
сам до этого не использовал FPGA, только ДСП.
если есть ссылки по теме скинте пожалуйста.

Боюсь что на CPLD будет трудновато. Разве что действительно CIC использовать, если нет требования к АЧХ.

Если же использовать FIR, то нужно строить полифазную структуру, с учетом того, что фильтр как правило симметричный. Задача не слишком сложная, главное правильно понять. Помню когда делал дециматор, чуть мозг не спалил, когда делал разворот в центре фильтра