Не дурят ли нашего брата?, О целесообразности всяких ниосов в FPGA. Опции

[Aprox]

Я конечно могу жутко ошибаться, но покумекав на предмет применения процессорных ядер а матрице пришел к выводу, что не стоит овчинка выделки. С одной стороны создается монстр, с внешней шиной DDR2 и FLASH , а с другой он работает не лучше и не быстрее напичканных периферией ARM9. Спрашивается- нафига козе баян? Не проще ли использовать какой-нибудь готовый чип с ядром ARM? Чем хороша FPGA, где она вне конкуренции? На мой взгляд там, где нужно вести несколько тредов параллельно на аппаратном уровне. И какой смысл в данном случае опускать FPGA до конечного автомата последовательного действия - я не понимаю. Короче, для себя принял стратегию использовать FPGA только в связке с микроконтроллером со встроенным Flash. Много проблем, включая загрузку и защиту проекта сразу решаются автоматом. А ниосы пусть отдыхают в сторонке. Рекламные трюки на нас не действуют!

[LeonY]

Вот нравятся мне такие категоричные заявления Типа "вы там все дураки, один я умный". А нафига писать, если Вам и так все ясно? Или не ясно? Тогда может форму послания изменить? Contradiction имеет место быть...

[CaPpuCcino]

А нафига писать, если Вам и так все ясно? Или не ясно?

мне вот не ясно. прошу высказываться уважаемых форумчан, что им дало применение софтовых процессорных ядер.
очень было бы мило придерживаться некоторого плана ответа включающего пункты: какая техническая задача стояла, примерная конфигурация платы (какие каналы данных заводились в ПЛИС), какие алтернативы ПЛИС-архитектуры рассматривались и чем они не подошли (если что пропустил, плз, дополните).
ЗЫ: я чесное слово понимаю что идея сконфигурировать процессор последовательной интерпритации инструкций на ПЛИС - это круто. но так ли это эффективно по сравнению с полностью задача-оптимизированной системой на кристалле?

[Postoroniy_V]

мне вот не ясно. прошу высказываться уважаемых форумчан, что им дало применение софтовых процессорных ядер.
очень было бы мило придерживаться некоторого плана ответа включающего пункты: какая техническая задача стояла, примерная конфигурация платы (какие каналы данных заводились в ПЛИС), какие алтернативы ПЛИС-архитектуры рассматривались и чем они не подошли (если что пропустил, плз, дополните).
ЗЫ: я чесное слово понимаю что идея сконфигурировать процессор последовательной интерпритации инструкций на ПЛИС - это круто. но так ли это эффективно по сравнению с полностью задача-оптимизированной системой на кристалле?

1) Примение софт ядер имхо даёт
так как юзаем 1 чип вместо 2-х
- больше пространство на плате
- лучшее сигнал интегрити
- зависимость только от одного поставщика(плисов)
- заточка внутренностей под свои хотелки
- софт для разработки под софт проц и под плис типа родственники, что есть гуд
2)технические задачи стояли и стоят такие как - разработка под телеком нужды

3)не подошли внешний проц+плис потомучто имеется п.1

[zltigo]

1) Примение софт ядер имхо даёт

Все нижепречисленное для случая, когда процессор занимает несколько процентов, ну пару десятков процентов в FPGA. Что на данный момент времени встречается в очень больших и дорогих проектах на толстых FPGA, или при достаточности уж совсем мелкого вырожденного контроллерного ядра. Для мелко-средних массовых FPGA использование хоть cколь-нибудь приличного пороцессорного ядра тянет за собой использование явно избыточных FPGA и обвеска их, как минимум памятью. Это получается и громозче, и дороже использования массового ( но достаточно мощного хотя и несколько баксового) контроллера с Flash/RAM на борту. FPGA естественно толстеют и дешевеют и ситуация меняется на глазах, но на данный момент для большинства применений CPU+FPGA оптимальнее.

[Postoroniy_V]

Все нижепречисленное для случая, когда процессор занимает несколько процентов, ну пару десятков процентов в FPGA. Что на данный момент времени встречается в очень больших и дорогих проектах на толстых FPGA, или при достаточности уж совсем мелкого вырожденного контроллерного ядра. Для мелко-средних массовых FPGA использование хоть cколь-нибудь приличного пороцессорного ядра тянет за собой использование явно избыточных FPGA и обвеска их, как минимум памятью. Это получается и громозче, и дороже использования массового ( но достаточно мощного хотя и несколько баксового) контроллера с Flash/RAM на борту. FPGA естественно толстеют и дешевеют и ситуация меняется на глазах, но на данный момент для большинства применений CPU+FPGA оптимальнее.

Имхо, вы забыли вставить ИМХО в начале

[zltigo]

Имхо, вы забыли вставить ИМХО в начале

Нет. На данный момент это практически объективная реальность. Стоимость и размеры FPGA в которой можно собрать 5-10 баксовый контролер в разы превосходит стоимость такого контроллера. Посему запихивать в FPGA контроллер в 95% случав логично, когда ресурсы FPGA используется более, чем на 90% для других целей и контроллер в "уголке" этой FPGA получается "бесплатный". Вы каких размеров FPGA пользуете? Лично я пока уровня циклон2-3 - своего железа наворотить уже можно в нем очень и очень много, а собирать там, например, дохленький ARM со сколь-нибудь памятью - совершенно расточительно. Если навешать внешнюю память, то вроде и не смертельно по остальным ресурсам, но нафига, если вместо памяти можно настоящий копеечный ARM навесить....

[Postoroniy_V]

Нет. На данный момент это практически объективная реальность. Стоимость и размеры FPGA в которой можно собрать 5-10 баксовый контролер в разы превосходит стоимость такого контроллера. Посему запихивать в FPGA контроллер в 95% случав логично, когда ресурсы FPGA используется более, чем на 90% для других целей и контроллер в "уголке" этой FPGA получается "бесплатный". Вы каких размеров FPGA пользуете? Лично я пока уровня циклон2-3 - своего железа наворотить уже можно в нем очень и очень много, а собирать там, например, дохленький ARM со сколь-нибудь памятью - совершенно расточительно. Если навешать внешнюю память, то вроде и не смертельно по остальным ресурсам, но нафига, если вместо памяти можно настоящий копеечный ARM навесить....

Практически реальность это у вас , у меня другая реальность потому я скромно упомянул имхо
в РФ были циклоны 1-2, шас стратиксы2.
вообщем всё написаное мной имхо и логично-нелогично...вообщем будем считать что меня надурили, и я использую софт проц внутри по глупости

п.1. - это теория. мы сами писали теоретические ворчалки с доказательствами подобных замечательных выгод и даже более того скажу о необозримых горизонтах открывающихся при применении концепции Application Specific Instruction Set, но на счёт последнего задача автоматизации ASIS оказалась сравнима с задачей поведеньческого синтеза (по трудоресурсам) и нам её поднять по финансовым причинам не выдится возможным.
п.2. так вот и хотелось бы услышать что за каналы (скорость потока), сколько их было, и сколько удалось разместить таких процессоров и какие задачи они выполняли (я так понимаю только обработку заголовков). иначе это снова п.1
.................

1)Речь шла, насколько смог понять, про софт ядра, а имено ниос.
зависимость от 2-х поставщиков это не теория, это практика.
2) всего 1 ниос, основная задача поддержка snmp, конфигурировния, администрирование


Вообщем наблюдаю два лагеря "дурят" и "не дурят"
Предлагаю провести голосование

[zltigo]

Вообщем наблюдаю два лагеря "дурят" и "не дурят"

Причем тут категорический выбор? Не дурят, но на данный момент использование логично только в некоторых нишевых применениях. Граница логичности несомненно сдвигается прямо на глазах

в РФ были циклоны 1-2, шас стратиксы2.
вообщем всё написаное мной имхо и логично-нелогично...вообщем будем считать что меня надурили, и я использую софт проц внутри по глупости

Устойте опрос сколько людей на данном форуме используют вторые стратиксы и узнаете количество людей использующих или задумывающихся об использовании софтпроцессоров

Ну блин так и чувствовал что начнется холивар (как раз пятница кстати).

Не вижу такого.

младший ниос ~500 плиток, средний ниос занимает ~800 плиток, младший кулон2 c5 содержит 4608, что то не так в консерватории.

Про память потребную контроллерам не помянули из забывчивости и про относительную мощу младших софтконтроллеров тоже . Говоря о ресурсах не стоит сбрасывать со счетов и то, что кроме ядрышка железныеконтроллеры еще содержат нужные во многих случаях периферийные вещички начиная с банальных UART и кончая контроллерами памяти, MACами...Они ведь тоже при софтизации ресурсов потребуют, причем немалых.

ИМХО вы мыслите другими категориями. Смысла собирать ядро класса АРМ (впрочем как и других готовых процессорных ядер) НЕТ никакого...

Ну а то, что процессор из "~500 плиток" во многих случаях просто ни нафиг не сдался Вы мысль не допускаете ? Кроме того, та-же Altera начала работать с ARM Cortex ядром.... И ничего особо монстрального в этом уже нет.

[des00]

Про память потребную контроллерам не помянули из забывчивости и про относительную мощу младших софтконтроллеров тоже . Говоря о ресурсах не стоит сбрасывать со счетов и то, что кроме ядрышка железныеконтроллеры еще содержат нужные во многих случаях периферийные вещички начиная с банальных UART и кончая контроллерами памяти, MACами...Они ведь тоже при софтизации ресурсов потребуют, причем немалых.

ндя разговор глухого с немым.

нет не забыл, младший кулон2 содержит 13 килобайт встроенной памяти, для размещения загрузчика и небольшого кеша более чем. Кроме того я видел рабочие проекты где весь код проекта умещался в 8 килобайт и все крутилось во внутренней памяти.

Повторюсь еще раз. все зависит от задачи. Ставить фпга только что бы запустить на ней проц, бессмысленно, готовый проц порвет ее как тузик грелку. (с) dxp.

кстати дайте ответ на вопрос arexol указанный выше :

К примеру нужно сделать систему с таким набором периферии где есть 10 уартов, которые работают на скорости 115200 а то и больше , + ещё что-нибудь .
И при всём при этом вам необходимо с SD карточки выводить на экран картинку с разрешением 1280х1024 х16

покажите такой процессор ?

Ну а то, что процессор из "~500 плиток" во многих случаях просто ни нафиг не сдался Вы мысль не допускаете ? Кроме того, та-же Altera начала работать с ARM Cortex ядром.... И ничего особо монстрального в этом уже нет.

опять же передергиваете. я делал и видел рабочие проекты в которых хватало процессора на 96 плиток. при этом все что требовалось от железа функционировало.

средний ниос, кстати вполне серьезный процессор и весит порядка 900-1000 плиток,
топовый ниос порядка ~1500 - 1700 (вроде такую цифру читал в доках).

насчет кортекс ядра вы думаете что альтеровцы начали с ним работать потому что он лучше ?
просто целевая аудитория шире, по производительности заточенный под фпга, близкий по архитектуре, ниос будет работать быстрее чем этот арм.

а если учесть что этот софт арм весит как 2-3 ниоса, и то что их арм основан на AMBA AHB, а не на AXI , то в системе ниосы порвут его как тузик грелку.

[zltigo]

Кроме того я видел рабочие проекты где весь код проекта умещался в 8 килобайт и все крутилось во внутренней памяти.

А лично в повседневной жизни пользую проекты в которых затраты памяти ну никак меньше 60-70K (средние под 200K) не опускаюся. Ну и что мне прикажете делать с голыми FPGA? Использовать старшие стратиксы c десятком мегабит на борту и соответствуюющей им стоимостью вместо 5-6 баксового ARM + 10-30 баксового FPGA?? А оно мне сегодня надо???

И тем не менее, Альтера дает ссылки на реализацию TCP стека на Си через ниос! Скажете. не дурят нашего брата бессовестные промоутеры?

Повторяю уже в третий раз - НЕ дурят, если софтпроцессор просто является одним их многих вспомогательных узлов в больших FPGA. Просто лично Вы с такими еще пока не сталкивались.

[Aprox]

И тем не менее, Альтера дает ссылки на реализацию TCP стека на Си через ниос! Скажете. не дурят нашего брата бессовестные промоутеры?

Повторяю уже в третий раз - НЕ дурят, если софтпроцессор просто является одним их многих вспомогательных узлов в больших FPGA. Просто лично Вы с такими еще пока не сталкивались.

Пока-что, судя по аргументам апологетов SoPC, я не вижу, чтобы реализация сложных проектов с софтпроцессором на борту больших FPGA выглядела бы проще, компактнее, быстрее, дешевле, защищеннее, нежели комбинация из простых FPGA+MCU порознь. Поэтому, я наверное и не сталкивался с представленной вами ситуацией "больших FPGA". Надеюсь, этого и не произойдет.

[slog]

Пока-что, судя по аргументам апологетов SoPC, я не вижу, чтобы реализация сложных проектов с софтпроцессором на борту больших FPGA выглядела бы проще, компактнее, быстрее, дешевле, защищеннее, нежели комбинация из простых FPGA+MCU порознь. Поэтому, я наверное и не сталкивался с представленной вами ситуацией "больших FPGA". Надеюсь, этого и не произойдет.

Процессор лезет даже в самую маленькую FPGA, оставляя большинство ресурсов не занятыми. Если уже есть FPGA в которой осталось лишнее место, то почему бы не засунуть в неё и процессор?

[Aprox]

Если уже есть FPGA в которой осталось лишнее место, то почему бы не засунуть в неё и процессор?

А лишние слоты времени в шине доступа, например к DDR2, тоже остались? Представляете, сколько сразу проблем возникнет, чтобы вклиниться софтпроцессору к внешней памяти, если она уже используется для основной деятельности FPGA. Я просто не понимаю, зачем искать лишние приключения?

[Postoroniy_V]

А лишние слоты времени в шине доступа, например к DDR2, тоже остались? Представляете, сколько сразу проблем возникнет, чтобы вклиниться софтпроцессору к внешней памяти, если она уже используется для основной деятельности FPGA. Я просто не понимаю, зачем искать лишние приключения?

да остались
не представляю(у авалон свич фабрик путь болит голова)
не понимаете...ну что ж делать бывает

[Aprox]

А лишние слоты времени в шине доступа, например к DDR2, тоже остались?

да остались

Значит, FPGA выбрана неэффективно, с большой переплатой.

Представляете, сколько сразу проблем возникнет, чтобы вклиниться софтпроцессору к внешней памяти, если она уже используется для основной деятельности FPGA.

не представляю(у авалон свич фабрик путь болит голова)

А начиналось так все невинно! -Ради интереса воткнуть в свободное место FPGA софтпроцессор. Оказывается, еще и "авалон фабрик" потребуется! Причем неизвестно, спасет ли этот "фабрик" в случае, когда FPGA использует внешнюю память при практически полном задействовании шины, например, для высокопроизводительной обработки видеоизображений .

[des00]

Значит, FPGA выбрана неэффективно, с большой переплатой.

интересно, а что по вашему и в чем измеряется эффективность фпга ? в цене микросхемы? а труд разработчика, по утаптыванию не утаптываемого вы учитываете ? а экономию на нервах когда нельзя воткнуть сигнал тап и посмотреть что там да как ? ))

А начиналось так все невинно! -Ради интереса воткнуть в свободное место FPGA софтпроцессор. Оказывается, еще и "авалон фабрик" потребуется! Причем неизвестно, спасет ли этот "фабрик" в случае, когда FPGA использует внешнюю память при практически полном задействовании шины, например, для высокопроизводительной обработки видеоизображений .

без комментариев, учите матчасть. пока у вас не будет хотя бы поверхностного знакомства с SOC на базе софт-ядер(все это есть на сайте альтеры) разговор с вами не имеет смысла.

И не рекомендую так узко оценивать круг задач решаемых на фпга и возможные пути их решения.

2 CaPpuCcino

ваши примеры лишь ещё раз утверждают мои высказывания.

с позиции здравой логики это очевидно %)

2 zltigo

А лично в повседневной жизни пользую проекты в которых затраты памяти ну никак меньше 60-70K (средние под 200K) не опускаюся. Ну и что мне прикажете делать с голыми FPGA? Использовать старшие стратиксы c десятком мегабит на борту и соответствуюющей им стоимостью вместо 5-6 баксового ARM + 10-30 баксового FPGA?? А оно мне сегодня надо???

Мамы разные нужны, мамы разные важны (с) С.Михалков

Вам этого не надо, забудьте и не возвращайтесь к этой теме. Никто не предлагал вам выкинуть свои армы и поставить вместо них софт ядра (если найдете в топике что кто-то вам такое предлагал, простите его, он бредит).

Вы гуру, вам все виднее, не обращайте внимания на наши ковыряния в песочнице софт процов. %)

[Aprox]

интересно, а что по вашему и в чем измеряется эффективность фпга ? в цене микросхемы? а труд разработчика, по утаптыванию не утаптываемого вы учитываете ? а экономию на нервах когда нельзя воткнуть сигнал тап и посмотреть что там да как ? ))

Эффективность я измеряю соответствием тому принципу, ради чего собственно FPGA и создавалось- параллельность действий на аппаратном уровне. Внедрение софтпроцессоров, шин с множественным арбитражем доступа - это отход от первоначальной затеи и опускание FPGA до уровня автомата последовательного действия. Hо в этой сфере любой готовый MCU дает сто очков форы. И не требуется той траты нервов и времени, чтобы "утоптать" неутаптываемое, как вы образно пишете.

без комментариев, учите матчасть. пока у вас не будет хотя бы поверхностного знакомства с SOC на базе софт-ядер(все это есть на сайте альтеры) разговор с вами не имеет смысла.
И не рекомендую так узко оценивать круг задач решаемых на фпга и возможные пути их решения.

К сожалению не умею отвечать в подобном стиле. Hо догадываюсь, что вы потратили массу времени и сил на освоение софтядер, освоились в этой сфере, и вопросы эффективности теперь сводятся к пословице: "лучшее- враг хорошего".

Мамы разные нужны, мамы разные важны (с) С.Михалков

Пусть сияют тысячи солнц! Пусть цветут тысячи цветов! (с)- Мао.