"Подобие" прерываний NIOS на "обычный" процессор Опции

[misyachniy]

Пол дня потратил на запуск прерывания от таймера(краснею от стыда ;-))

Оказалось что для первичного разрешения прерываний
нужно использовать

Код

  alt_irq_enable_all(NIOS2_STATUS_PIE_MSK);

А только потом использовать контекст возвращаемый при вызове alt_irq_disable_all (void).

Теперь хочу уяснить.

В "обычном" процессоре прерывание обычно блокирует все прерывания, до команды iret.
В NIOS также?

[Stewart Little]

В "обычном" процессоре прерывание обычно блокирует все прерывания, до команды iret.
В NIOS также?

А это смотря в каком "обычном" процессоре. Далеко не во всех ядрах прерывания блокируются. Вот в 51-м ядре все зависит от приоритета прерывания.

[misyachniy]

А это смотря в каком "обычном" процессоре. Далеко не во всех ядрах прерывания блокируются. Вот в 51-м ядре все зависит от приоритета прерывания.

NIOS RISC процессор а не CISC.
Прервать обработку и затолкать в стек адрес возврата он не может(предполагаю а не утверждаю)
В ARM7(Atmel) для вложенности прерываний нужно предпринимать определенные программные ухищрения.
По моему у NXP было решение о выделение для каждого прерывания индивидуальных ячеек памяти(HW STACK).

По этому и переспрашиваю.

Если прерывания блокируются, то зачем приоритет?
Если вложеность допускается, то решается аппаратно или програмно?
Эти вопросы можно найти в документации.
Но еси кто недавно разбирался может по памяти подсказать.
Лень нужно лееять.
Она создала из обезьяны человека ;-)