реклама на сайте
подробности

 
 
> Синхронизация OED622
tolik1
сообщение Aug 6 2008, 12:56
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 199
Регистрация: 2-03-05
Из: МОСКВА
Пользователь №: 3 016



Разрабатывается плата с OED622. Вопрос: Как правильно построить синхронизацю микросхемы?
Заранее благодарен.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Andrew Su
сообщение Aug 13 2008, 15:36
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 301
Регистрация: 18-09-07
Из: Украина
Пользователь №: 30 647



Добрый день.
Если у вас есть доступ к сайту TranSwitch, то у них
можно взять схему демо-платы и посмотреть, как организована
синхронизация.
Демо-плата у нас есть. Дороговата, но очень полезная.
77.76 и 2.048 они подают с независимых генераторов
В своем изделии я заводил 19.44 и с выхода GSCLK
и деленных на 4 77.76. Пробовал - и так и так работает.
Учитывая особенности изделия использовал тактовый генератор
Zarlink ZL301117. Имеет много настроек по SPI и генерирует
множество вариантов синхросигналов.
Успехов.

Забыл добавить.
Выделенные частоты завел на входы Reference
тактового генератора для его подстройки.
Go to the top of the page
 
+Quote Post
tolik1
сообщение Aug 15 2008, 08:27
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 199
Регистрация: 2-03-05
Из: МОСКВА
Пользователь №: 3 016



Цитата(Andrew Su @ Aug 13 2008, 19:36) *
Добрый день.
Если у вас есть доступ к сайту TranSwitch, то у них
можно взять схему демо-платы и посмотреть, как организована
синхронизация.
Демо-плата у нас есть. Дороговата, но очень полезная.
77.76 и 2.048 они подают с независимых генераторов
В своем изделии я заводил 19.44 и с выхода GSCLK
и деленных на 4 77.76. Пробовал - и так и так работает.
Учитывая особенности изделия использовал тактовый генератор
Zarlink ZL301117. Имеет много настроек по SPI и генерирует
множество вариантов синхросигналов.
Успехов.

Забыл добавить.
Выделенные частоты завел на входы Reference
тактового генератора для его подстройки.

Правильно ли я понял :
Выходные сигналы RClkA(PClkB) должны подаваться на входы Ref(Sync) микросхемы ZL30117(илиZL301117 кто ошибся?) , а сигнал с выхода SDH_CLK(Pin D8) должен заводиться на входы SCLK78 и RCKP(RCKN). Поделенный на 4 он должен подаваться на SCLK19?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd June 2025 - 02:29
Рейтинг@Mail.ru


Страница сгенерированна за 0.0137 секунд с 7
ELECTRONIX ©2004-2016